system-verilog - システム Verilog アサーション (SVA) に情報を表示するために、シーケンス ブロック内で $display ステートメントを使用するにはどうすればよいですか?

Question

シーケンスブロックが実行されている間、いくつかの情報を表示したい。

例えば：

sequence A;
 a;
 $display ("Signal A asserted here");
endsequence

このコードを試しましたが、次のエラーが発生しました。

タスク $display は、機能が期待される場所で呼び出されます。タスク呼び出しを修正して再コンパイルしてください。

どうすればこれを克服できますか？

Answer 1

$display ステートメントに「always」ブロックを使用できます。