vhdl - QuartusのRTLビューアに変数はどのように表示されますか？

Question

QuartusのRTLビューアに表示される変数はどのようになっていますか。RTLビューアを開くと、変数のレジスタが表示されません。

例えば：

variable op_code   : std_logic_vector(7 downto 0);

RTLビューアがRTLビューアにop_codeを表示しない理由はありますか？VHDLを使用しています。

編集：

op_code(7 downto 0) <=instr_reg(31 downto 24);

if ( op_code = ADD or op_code = MYSUB) then <br>
    C_addr <= instr_reg(14 downto 10); <br>
end if;             

CASE op_code(7 downto 0) IS
    --some case statments
END CASE;

Answer 1

最適化されていますか？オペコードの要素が他の目的で使用されている場合、それらは他のロジックに組み込まれていて、それ自体では表示されなくなっている可能性があります。

別の考え-レジスタの動作を説明していない場合（通常、変数の場合、クロックプロセスで書き込む前にレジスタを読み取ることになります）、レジスタは作成されません。これは、プロセス内の組み合わせロジックであり、他のものと組み合わされる可能性が非常に高くなります。たぶん、あなたはあなたのプロセス全体（またはそれのもう少し）を投稿することができます-私たちはその方法でもっと助けることができるかもしれません。