verilog - 同じソース、異なるクロック周波数 (マルチクロック設計)

Question

同じソースから生成されたクロックでマルチクロック デザイン信号を処理する方法を教えてください。たとえば、1 つのクロック ドメインが 25Mhz で、もう 1 つのクロック ドメインが 100Mhz の場合、25Mhz から 100Mhz および 100Mhz から 25Hz のデータ バスを処理するにはどうすればよいですか?

それを処理するための他の簡単なCDC方法でAFIFOを使用したくないですか?

Answer 1

低速クロック ドメインから高速クロック ドメインにデータを送信する場合、高速クロックは低速クロックの 1.5 倍にする必要があります。高速クロックから低速クロック ドメインの場合、高速クロックのデータは低速クロックの 1.5 倍にする必要があります。