VHDL で配列にアクセスすると、次の問題が発生します。
サイズ 2^n ではない、たとえばサイズ 6 の配列があるとします。次に、幅 3 ビット (=ceil(log2(6))) のインデックスを使用してこの配列にアクセスする場合は、明らかです。このインデックスは 7 と 8 の 2 つの位置に到達できるため、アクセスしている配列のサイズを超えています。この場合、Xilinx ISE で警告が表示されます。
これについてどうすればよいですか?私の可能な解決策は次のとおりです。
1.) 警告を無視します。ホープ合成は賢い。
2.) サイズ 2^n の配列のみを使用します。配列の未使用部分が最適化されることを願っています。