vhdl - Synplify VHDL について (Xilinx ISE からインポートされたコード)

Question

Synopsys Synplify を使い始めました。Xilinx ISE プロジェクトをインポートします (完全に機能します)。

実行して受信してみてください-この行の「to_integerのオーバーロードが一致しません」

rgb(7 downto 0) <= color_lut(result_reg(to_integer(unsigned(x(2 downto 0))-1 )));

この作品を Synplify に採用するにはどうすればよいですか?

Answer 1

synplify では次のライブラリを使用できるはずです。

library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
use ieee.fixed_pkg.all;

実装オプション > VHDL タブで、「VHDL 2008」チェックボックスが有効になっていることを確認します。デフォルトでは有効になっていないと思います。これはあなたの問題かもしれません。