問題タブ [flip-flop]
For questions regarding programming in ECMAScript (JavaScript/JS) and its various dialects/implementations (excluding ActionScript). Note JavaScript is NOT the same as Java! Please include all relevant tags on your question; e.g., [node.js], [jquery], [json], [reactjs], [angular], [ember.js], [vue.js], [typescript], [svelte], etc.
verilog - 出力用に x を生成する Verilog DFF シミュレーション
これは整理するのが最も簡単な問題ですが、何らかの理由でそれを理解できません。私は現在 Verilog を独学で学んでおり、演習として非常に基本的なモジュールとこれらのモジュール用のテスト ベンチを開発しています。これらのモジュールの 1 つが D フリップフロップ (DFF) です。DFF モジュールは次のとおりです (リセットなし)。
テストベンチは次のとおりです。
そして、ここにシミュレーションがあります：
テスト ベンチ reg Q は、シミュレーションの間 x のままです (Q[0] はそうではありません...)。
理由はありますか？ありがとう！
verilog - 私のビーチサンダルJKはいつもXを返す
フリップフロップJKを書きたいです。と書いたのですが、実行すると必ずxが返ってきます。これは次のようになっているはずです: テスト用のpic と test モジュール
コンパイル後の結果
logic - 0 から 9 までの JK バイナリ カウンターで、NAND ゲートが 1 番目と 4 番目ではなく 2 番目と 4 番目の JK フリップフロップに接続されているのはなぜですか?
0 から 9 までカウントする 4 つの JK フリップフロップを使用するバイナリ カウンター デザインでは、2 番目のフリップフロップ NAND からの出力が 4 番目のフリップフロップである場合、フリップフロップはリセットされます。バイナリ 9 は 1001 であるため、なぜ NAND はこれらの 2 つの出力に接続され、1 番目と 4 番目のビットが 1 であるため、1 番目と 4 番目には接続されません。
回路の画像: http://hyperphysics.phy-astr.gsu.edu/hbase/electronic/bincount.html (2 つ目)。
perl - Perl フリップフロップの演算子と行番号
別の質問を見ていて気づきました...
次のようなスクリプトがあるとします。
行 1..4 をスキップして、ファイルの残りを出力します。ただし、これを試してみると：
1行目から印刷されます。理由を説明できる人はいますか?
実際、なぜ最初のものが機能するのかさえわかりません。
うーん、これをさらに調べてみると、これが機能することがわかりました。
したがって、最初のバージョンでは魔法のよう$.に行番号が使用されます。しかし、変数で失敗する理由がわかりません。
architecture - FPGA の CLB がどのように構築されているかを理解するのに助けが必要です (この図面で)
私が把握しようとしているFPGAの構成可能なロジックブロック（CLB）の図面があります：（
ソース：eet.com）
私の質問は次のとおり
です。 1. 緑色の四角形とは何ですか。
2. DIN (C2) および EC (C4) とは何ですか? EC は CE (クロックイネーブル) と同じですか?
3. この種のフリップフロップに SET が必要なのはなぜですか (C3 S/R は SET/RESET であると想定しています)。つまり、「保存」したいデータとして D 入力が既にあり、RD はリセットです。では、SD の役割は何でしょうか。
助けてください？:)