問題タブ [system-verilog-assertions]

質問する

For questions regarding programming in ECMAScript (JavaScript/JS) and its various dialects/implementations (excluding ActionScript). Note JavaScript is NOT the same as Java! Please include all relevant tags on your question; e.g., [node.js], [jquery], [json], [reactjs], [angular], [ember.js], [vue.js], [typescript], [svelte], etc.

165 問題

0 投票する

1 に答える

818 参照

system-verilog - SVA - システム Verilog アサーションを使用して可変長シリアル出力の可変変数パターンをチェックする方法はありますか?

たとえば、シリアル出力 s_out= 1011101110111011 (LSB ファースト) でチェックする必要があるパターン pt=1101 があります。Alwaysブロックを使用せずにSVAのみを使用して「s_out」の「pt」をチェックしようとしています。注: pt と s_out は両方とも可変長です。

pt と s_out の長さに対して 2 つのカウンターを使用しようとしていますが、SVA でそれらを使用する方法がわかりません。

どんな提案でも非常に役に立ちます。ありがとう、ススン

system-verilog system-verilog-assertions

2014-08-12T18:34:11.663

0 投票する

1 に答える

2187 参照

system-verilog - SystemVerilog アサーションエラー: 非定数式の不正な使用

SLV_DCR_TIMEOUT_WAIT はレジスタにプログラムされた値であるため、定数値ではありません。アサーションで同じものを使用するにはどうすればよいですか。

エラーメッセージ：

エラー - [SVA-INCE] 非定数式の
不正使用-constant 式は、遅延や繰り返し範囲などの場合のプロパティ、シーケンス、およびアサーションでは許可されていません。問題の表現を精緻化時定数に置き換えてください。

2015-01-07T06:10:40.557

0 投票する

1 に答える

191 参照

fpga - SystemVerilog アサーションで遅延値にアクセスできますか

SystemVerilog アサーションでシグナルの古い値を使用したいと考えています。

これは私が現在行っていることです

これはどのように行われるべきですか、またはrdaddressアサーションで直接古いバージョンを使用できますか?

fpga system-verilog verification assertion system-verilog-assertions

2015-02-09T15:40:42.033

1 2 3 4 5 6 7 8 9 10

問題タブ [system-verilog-assertions]

system-verilog - SVA - システム Verilog アサーションを使用して可変長シリアル出力の可変変数パターンをチェックする方法はありますか?

system-verilog - SystemVerilog アサーション エラー: 非定数式の不正な使用

fpga - SystemVerilog アサーションで遅延値にアクセスできますか

Reference

system-verilog - SystemVerilog アサーションエラー: 非定数式の不正な使用