問題タブ [system-verilog]
For questions regarding programming in ECMAScript (JavaScript/JS) and its various dialects/implementations (excluding ActionScript). Note JavaScript is NOT the same as Java! Please include all relevant tags on your question; e.g., [node.js], [jquery], [json], [reactjs], [angular], [ember.js], [vue.js], [typescript], [svelte], etc.
verilog - System Verilog でエラーを理解できない
コードをコンパイルしてみました
しかし、私はエラーが発生します
Error (10170): Verilog HDL syntax error at counter.v(7) near text "@"; expecting ".", or "("
どういう意味ですか？
linked-list - systemverilog は連結リストをサポートしていますか?
systemverilog で循環二重リンク リスト クラス (単一の番兵ノードを持つ) を実装しようとしました。リスト自体は期待どおりに動作しているように見えますが、最終的にシミュレーターがクラッシュします (スタックの破損?)
これは、これが言語によって根本的にサポートされていないものなのではないかと思いました (割り当てに関して)。SV には、同じ方法で動作させることができる「キュー」構造があります (おそらく、アクセス時間と挿入時間の両方でより効率的です)。
何か案は？
verilog - オープンソースの完全なシステムVerilog文法はありますか？
オープンソースであるシステムVerilogの文法はありますか？単純なVerilog文法ではなく、SystemVerilogを探しています。
verilog - Verilogでブロッキングと非ブロッキングの割り当てを解釈する方法は？
ハードウェア図の描画に関して、ブロッキング割り当てと非ブロッキング割り当てがどのように解釈されるかについて少し混乱しています。非ブロッキング代入がレジスターを与えると推測する必要がありますか？次に、このステートメントによればc <= a+b 、cはレジスター権利ですが、aとbではありませんか？
verilog - RAM DEPTH からのアドレス幅
RAM DEPTH がパラメーターである構成可能な DPRAM を実装しています。
RAM DEPTH から ADDRESS WIDTH を決定する方法は?
私は関係 RAM DEPTH = 2 ^ (ADDRESS WIDTH) を知っています
つまり、アドレス幅 = log (基数 2) RAM の深さ。
Verilog でログ (基数 2) 関数を実装する方法は?
random - SystemVerilog の srand() アナログ
Crand()とsrand()関数は、次のようなことを行うときに非常に便利です。
SystemVerilog でこのようなものを使用できますか? ええ、私は知って$urandom(SEED)いますが、問題は、SRAND を 1 回実行し、rand() を何度も実行する必要があることです。
verilog - System Verilog でファイル バッファをフラッシュするにはどうすればよいですか?
$finishシミュレーションを実行する前に、ファイル バッファをフラッシュしたいと考えています。使用できるファイル フラッシュ コマンドはありますか? それとも、単に使用する必要があります$fcloseか? このシナリオでファイルを閉じることができることはわかっていますが、将来使用するためのフラッシュ コマンドがあるかどうかを知りたいです。
verilog - システムVerilogにタイプのない入力
の入力と出力のシステムVerilogコードのデクレレーションの例で、moduleタイプを指定せずに遭遇しました。たとえばlogic、wire...
logicタイプを記載することと記載しないことの違いは何ですか？
verilog - verilogまたはsystemverilogで2xから1xクロックで着信するデータを変換するには
私は検証に取り組んでいます。私は現在、2xクロックでユニットに送られるデータを変換するという問題に直面しています。
132ビットの信号の場合、2xクロックで66ビットバスとして移動します。
再度受信すると、すべてのクロック変換が2xから1xに実行され、信号の132ビットすべてが返されます。
誰かがこれを行う方法について私を助けることができますか？
よろしくお願いします。
compiler-errors - シフト演算子の構文エラーを修正するにはどうすればよいですか?
コードをコンパイルしようとしていますが、算術右シフト演算子を使用するとエラーが発生します: >>>. コードは次のとおりです。
エラーは次のとおりです。
私の間違いは何ですか？