問題タブ [zynq]

uio_pdrv_genirq ドライバーを使用して、割り込みをユーザー空間に公開しようとしています。ただし、デバイス ツリーで 1 つのデバイスしかインスタンス化できず、後続のデバイスはすべてプローブに失敗します。システムは zynq-7000 で、カーネル バージョンは 3.9.0-xilinx です。

デバイスツリー:

dmesg 出力:

カーネル構成:

以前に Zedboard でこれを機能させたと確信していますが、ここで何が問題なのかわかりません。

Zynq AXI DMA 用のデバイス固有の DMA ドライバーを作成しています。ドライバーは実際にはラッパー ドライバーであり、次のように DMA エンジン ドライバー フレームワークの下でザイリンクス DMA ドライバーを使用します。

転送完了には割り込み 61 を使用し、受信完了には 62 を使用します。ザイリンクス DMA ドライバーの割り込みハンドラーが正しくインストールされています (/proc/interrupts を確認しました)。ただし、次のように表示することで、ドライバーが割り込みを適切に処理していないようです。

/proc/interrupts を確認しました。IRQ62 は扱いません。割り込みが登録されているコードは次のとおりです。

cat /proc/interrupt の出力は次のとおりです。

2 つの質問があります。

1) ザイリンクス DMA ドライバーの割り込みハンドラーのみをインストールし、ラッパー ドライバーはインストールしない場合、ラッパー ドライバーを char デバイスとして使用すると、ザイリンクス DMA ドライバーで割り込みが処理されません。

2) その場合、ザイリンクス DMA ドライバーで割り込みを処理するにはどうすればよいですか。「irqpoll」が唯一の解決策ですか? ポーリングではなく直接割り込み処理と比較して、パフォーマンスの問題はありますか?

私はzedboardに非常に慣れていません。Ubuntu イメージを実行している zedboard があります。ボード上でOLEDを実行するためのドライバーを作成しようとしています。ボードの起動時に、ボード上の OLED にディスプレイ (ザイリンクスのロゴ) が表示されるため、ドライバーが既にあると想定しています。次の質問があります。

a) zedboard の OLED は内部でどのように接続されていますか (SPI、GPIO、または PL を介して)。SPI/GPIO 経由の場合、どのピンを使用しますか?

b) zedboard の OLED に SPI/GPIO を使用してユーザー空間ドライバーを作成するために従うことができるチュートリアルまたはドキュメントはありますか?

c) RedHat デスクトップを使用しています。RedHat デスクトップから zedboard のユーザー空間ドライバーを開発するために使用できる SDk はありますか?

zedboard で多くの資料を見てきましたが、OLED が内部でどのように接続されているかについて言及しているものはありません。あるドキュメントでは、PL に接続されていることが示されています。その場合、zedboard で PL を使用してユーザー空間ドライバーを作成するにはどうすればよいですか? Cを使ってコーディングしていきます。

あなたの助けに感謝し、前もって感謝します!

私は現在、Simulink Embedded Coder 手法を使用して、Xilinx Zedboard に実装されるプロジェクトに取り組んでいます。

ここで、データベースに接続するブロックを作成する必要があります (C ライブラリを使用して、MySQL 経由で)。#include <mysql.h>問題は、S-Function Builder で , の後にこの simulink ブロックをクロスコンパイルするためのパスを指定する方法がわからないことです。

私は現在、Simulink Embedded Coder 手法を使用して、Xilinx Zedboard に実装するプロジェクトに取り組んでいます。

アナログ センサー (エレクトレット マイクロフォン) を Zynq と接続する必要があります。XADC を PL でインスタンス化し、AXI を使用して PS にリンクする必要があることはわかっています。DATA はアルゴリズムで必要な SDRAM に格納されます。しかし、私は実際にそれを行う方法がわかりません。

ありがとうございました

Vivado で、Zybo ボードの LED を制御する簡単なブロック図を作成することに成功しました。myLEDs is: 0x4120 0000とのオフセット アドレスがHigh Address is 0x4120 FFFF. SDK に移動すると、次のようになります。

FPGA をプログラムし、上記のコードを実行しました。しかし、まだ何の成功もありません。誰かが私の間違いを指摘できますか?

前もって感謝します

I'm new to FPGA, When I tried to implement my decoder on zynq-7000 clg484, there is an error,saying that:

Bitgen:342 - This design contains pins which have locations (LOC) that are not user-assigned or I/O Standards (IOSTANDARD) that are not user-assigned. This may cause I/O contention or incompatibility with the board power or connectivity affecting performance, signal integrity or in extreme cases cause damage to the device or the components to which it is connected. To prevent this error, it is highly suggested to specify all pin locations and I/O standards to avoid potential contention or conflicts and allow proper bitstream creation. To demote this error to a warning and allow bitstream creation with unspecified I/O location or standards, you may apply the following bitgen switch: -g UnconstrainedPins:Allow

And I tried to add -g UnconstrainedPins:Allow, still not working, saying that the 'clk' pin is not optimal, but seriously, I don't know which pin number is the general clock pin number!

Where can I find a document explain the pin number of the board ? I couldn't find it so I don't know which button on the board mapping to which number, so in PlanAhead(I/o pin planning), I always don't know which number to locate.