問題タブ [zynq]

上記のように、Zedboard で FreeRTOS+LwIP を使用すると問題が発生し、ボードがクラッシュして電源のリセットが必要になります。ネットワーク接続に関係していると思います.2つあり、1つは受信トラフィック用で、もう1つは送信トラフィック用です.両方とも正常に接続しますが、データは少し奇妙に見えます.

PCからデータを受信するために使用している関数は次のとおりです。

そして、これが発信用です：

一度に大量のデータを送信しようとすると問題が発生するのではないかと考えたため、呼び出しごとに送信するデータ量を減らすように変更してみました (毎回 900kb 以上を送信しようとしました)。ただし、動作は関係なく同じように見えます。データが受信されて正常に開始され、その後フリーズし、多くの場合、データの返送の途中でフリーズし、最終的に PC のクライアント コードが応答がないために書き込みコマンドで失敗します。ネットワーク接続 (または同様のもの)。

だから、私が間違っていることが明らかな何かがあるかどうか疑問に思っていますか?

ac プログラムのオンボード コンパイルをサポートして実行できる Linux ベースのファームウェアを Zynq で設計したいと考えています。ARMアーキテクチャ用のコンパイラが必要ですが、どうすれば実際にそれを行うことができますか? それは本当に実行可能ですか、それをしようとしているときにどのような問題に直面する可能性がありますか?

誰かが私にここで助けを提供してくれれば、本当に感謝しています。

私はzedboardに非常に慣れていません。

私はいくつかの階層的なメイクファイルを持つ大きなプロジェクトを持っています。プロジェクトをザイリンクス SDK にインポートしてビルドし、elf ファイルを生成して、Zedboard zynq 7000 xc7z020clg484 にロードしたいと考えています。または、プロジェクトを ARM メモリにロードし、ビルドして実行します。

インポート -> 既存のプロジェクトを試しましたが、うまくいかないようです。私はまだそれを構築することはできません。

これを行う方法はありますか？

私は vivadoHLS を勉強しています。チュートリアル u871 では、HLS の使用方法と C/C++ コードの最適化方法が紹介されています。しかし、それらをボード zynq 7020 にロードして、ボード上で実行する方法を知りたいです。

私が実装したいのは、ホスト（ボード上のCPU）がPL（FPGA）を呼び出して計算し、パラメータをPLに送信してから、PLが結果をCPUに送り返すことです。

たとえば、C の関数: add(int* a, int* b)は、それぞれ a[i] と b[i] を加算し、配列int* の結果を返します。、HLS を介して、for ループをアンロールできます。その後、計算が高速になります。CPU は a と b のアドレスを PL に送り、PL は計算を行い、結果のアドレスを CPU に返します。

チュートリアルでは、HLS の使用方法のみを説明し、PL と CPU の通信方法や、ボード上で実行できるようにボードにロードする方法については説明していません。

チュートリアルを推薦するか、それを学ぶ場所を教えてください。どうもありがとう!!

私は最近、大学のマイクロエレクトロニクスのコースに登録し、Zybo Zynq -7000 開発ボードを購入しました。私はすでに VHDL 言語でさまざまなアプリケーションを開発しています。ここで、USB および VGA コネクタを使用したいので、ハードウェア設計の観点からそれらを使用できるようにする必要があります。これらのコネクタを外部にする方法について多くのチュートリアルを読んできましたが、これまでのところ成功しています。これらのコネクタが内部 ARM に既に接続されていることはわかっていますが、前述のように、それらを外部にして VHDL コードで使用することはできません。

自分でできない場合は、追加の USB ポートをデジタル PMOD コネクタに手動で接続する必要がありますが、ボード自体のコネクタの使用方法を学びたいので、非常にイライラします。

ご協力ありがとうございました。

ザイリンクス ZC706 ボードと互換性のある Android ソース コードが必要です。ダウンロードできるリポジトリのリンクを教えてください。どのバージョンでも構いません。

また、どんな提案でも大歓迎です。

サザル

SoC プロトタイピング ボード上でユーザーが設計したシステムで OpenCL を実行することは可能ですか? 具体的には、デュアル ARM コアとプログラマブル ロジック (PL) 領域を備えた ZedBoard (Xilinx Zynq) を使用しています。ロジック領域に実装されたビデオ処理アクセラレータ、ARM コア、および AXI インターコネクトを備えた独自の単純なシステムを設計する場合、この単純なシステムに OpenCL サポートを提供するにはどうすればよいですか? (この単純なシステムでは、ARM コアが「ホスト」になり、ビデオ処理アクセラレータが「デバイス」になります)。

私は学生で、OpenCL に関する基本的な知識しかありません。私は自分の質問について調査しましたが、自分自身を混乱させるだけでした。SoC に OpenCL サポートを提供するには、何をする必要がありますか? これが大きなプロジェクトになる可能性があることは理解していますが、どこから始めてどのように進めるかのガイドラインが必要です.