問題タブ [alu]

という事は承知しています：

より速いアクセス時間 >より高価

遅いアクセス時間>安価

また、レジスターが階層の最上位であり、アクセス時間が最も速いことも理解しています。私が研究するのに苦労しているのは、なぜそんなに高価なのですか？私の知る限り、レジスタは文字通り ALU に直接組み込まれた回路です。それらが文字通りCPUに組み込まれている場合（特にALU）、実際に最も高価になるのは何ですか?

それはサイズですか（もちろんレジスタは最小です）？

割り当て用に 1 ビット ALU を設計する必要があり、それを再利用して 4 つのユニットと 4 ビット ALU を作成します。

1ビットALUには2つの選択ラインと入力A、B、およびキャリーインがあります。

私の問題は、選択行とキャリーインフラグが選択する操作を選択することです。選択ラインとキャリーフラグを同時に使用して操作を選択する方法がわかりません。

たとえば、選択ライン「00」と Cin「0」は加算演算であり、Cin「1」は減算演算です。

以下で行ったことを行うことができますか？ご協力いただきありがとうございます。

したがって、私はこの割り当てに取り組んでおり、いくつかのビット (つまり、S1、S0、Cin/C0 (キャリーイン)、および M) によって制御される 4 ビット ALU を設計する必要があります。M の値に応じて、ALU論理演算または算術演算を実行します。3 つの差分入力 (S0、S1、Cin/C0) の値を取得する方法を見つけながら、'Sel' という名前の入力で動作する ALU を一時的に設計しました。3ビットを連結する方法がわかりません。また、論理演算の実行中にドント ケア ビットに「-」を使用しました。また、3 つのコントロール セレクトを使用していないため、モード (m) は冗長に感じます。コードの一部は役に立たないので無視してください。

何が期待されるかを説明する画像を最後に添付しました。

コード

テストベンチ

VHDL ALU コードに問題があります。4 ビットのオペランドで 4 つの演算を行う単純な ALU を作成する必要があります。これらの操作を正しく実装しましたが、うまく機能します。実行には E2LP ボードを使用します。操作を選択するために、各操作に 1 つずつ、計 4 つの JOY ボタンを選択しました。問題は、ボタンを押して操作を実行し、それを押したときに、他の操作を選択していない間、結果を LED に表示したままにしたいのですが、それが起こっていないことです。最初の 5 個の LED については正常に機能しますが、上位 3 個の LED は機能しません。これは 1 回の操作でのみ機能します。私のシミュレーション結果は正しいです。これがプロジェクトのスキーマのコードです。よろしくお願いします。

if ステートメントを使用できるかどうか疑問に思っていたので、ALU を構築しようとしています。データパス テスト ベンチからデータパスに値を渡し、データパスから ALU に値を渡し、ALU からデータパスに戻します。対応する control_ALU が有効になっている場合にのみ、特定のコンポーネントを介して値を渡すコントロール ユニットを作成しようとしています。

ここに私のVerilogコードがあります: