問題タブ [amba]

ザイリンクスの Zybo ボードを使用しています。こちらの手順に従い、AXI バスを介してカスタム乗算器を作成しました。Web サイトに表示されている乗数は、1 つの入力を処理し、1 つの出力を生成します。パイプラインのようなストリーミング入力を処理できるように変更するにはどうすればよいですか。ヒントはありますか？

JTAG 操作 (命令およびデータ スキャン) を実行できるデバッグ プローブがあります。これにより、使用している SOC が ARM CoreSight デバッグ アーキテクチャによって定義された JTAG デバッグ ポートを実装していることを知った上で、MCU レジスタにアクセスする方法を知りたいと思います。

私の推測では、デバッグ ポート、アクセス ポート、AMBA AHB バス インターフェイス、および ARM コアからの IO ポートを介してトランザクションを行うことを暗示していると思います。これらのトランザクションは、IR および DR スキャンに関してどのように行われますか? 例はどこにありますか?

上記の概念の関係について、私は少し混乱しています。

バーストは AXI トランザクションの一種にすぎませんか? 1 クロック トランザクション以上かかることはありますか?

ビートとは正確には何ですか？アドレスとデータが含まれていますか？

Terasic の 1 GB の外部 DDR3 RAM を搭載した DE10-Nano Cyclone V開発ボードを持っています。ARM Cortex-A9 プロセッサ上で動作する Linux と FPGA ファブリック間の通信を管理できるドライバを実装したいと考えています。 Cyclone V. i を使用して、一定量のメモリを割り当て、プログラムした FPGA モジュールにハードウェア アドレスを書き込みます
。 次に、SDRAM AXI インターフェイスを介して任意の数値を指定のアドレスに書き込みますが、SDRAM AXI スレーブによってAWREADY信号もWREADY信号もアサートされないようです。 SDRAM AXI インターフェイスを325 MHzで実行し、256 ビット幅 (データ長) に設定しました。dma_alloc_coherent

32 ビットのアドレス指定長で、AXI3 スレーブになります。SDRAM インターフェイスは、TrustZone 対応デバイス (ARM TrustZone 設定)として構成されて
います。また、他の構成行を AXI スレーブに配線しました。これを次にリストします。

Linux で FPGA ブリッジ ドライバ (/sys/class/fpga-bridge/br4) を見ると、状態が「有効」になっています。
ブリッジがまだ通信をブロックしている理由は何ですか?
助けてくれてありがとう。