問題タブ [chisel]

加算、減算、乗算、除算などの基本的な算術演算を実行するために使用できる Chisel HDL の固定小数点ライブラリはありますか?

おそらく、私は何か間違った方向に進んでいます。ステート マシンの動作の一部としてロックおよびロック解除する必要があるバッファーが多数あります。Vec の Reg を使用してクロックからクロックへと状態を保存し、var Vec のワイヤを使用してステート マシンが物事をロックおよびロック解除する際に状態を蓄積するのは完璧だと思いました。これは、私が書いたコードと同様のコードで、同じように壊れます。

このコードには単純なループしかありませんが、各クロック サイクルのステート マシンの実行中にさまざまな時点で組み合わせロック状態を取得する必要があることに注意してください。 .

エラーメッセージの全文は次のとおりです。

上記のチゼルクラッシュが発生しましたが、それが何を意味するのかわかりません。何か案は？

状況としては、設計したメモリ システムのサイズを 512KB から 1MB に増やそうとしています。512KB のバージョンのテストは良好です。1MB バージョンの 2 倍のバンク数で、上記の奇妙なエラーが発生します。2MB バージョンのテストは、C++ モデルをコンパイルした後、無期限にハングアップします。

私は Scala を初めて使用し、RISC-V アーキテクチャを理解しようとしています。何時間もじっと見つめていたこのコードに出くわしましたが、理解できませんでした。

1. ここで ListLookUp は正確に何をしますか?
2. 「csignals」の値はブール値ですか、それとも他の値ですか?

Chisel で割り込みコントローラを作成しています。

次の関数は、最も優先度の高い保留中の割り込みを決定します。各割り込みソースは で表されIRQStatusReg、組み合わされたレジスタ ファイルは ChiselVecです。最も優先度の高い割り込みを決定するために、再帰的な分割統治戦略が使用されます。ハードウェアでは、これをマルチプレクサのツリーとして合成する必要があります。返されるタプルには、レジスターとその ID が含まれます。

ただし、この関数は、特定のレジスタ構成と 4 つの割り込みソースを使用すると、正しい結果を判断できません。その理由は select_left への代入にあります: 右側の式の値は、代入後の select_left の値とは異なります (3/4 行を参照)。

そんなことがあるものか？代入後に val が式と異なる値を持つにはどうすればよいですか?

参考までに、IRQStatusReg Vec の定義を次に示します。