問題タブ [chisel]

モジュールをテストしているテスター内から、モジュールを構築するために使用されるパラメーターにどのようにアクセスしますか?

以下のテストでは、パラメーターをモジュールとテスターの両方に明示的に渡しています。それらをテスターに​​渡す必要はなく、代わりに渡されたモジュールからそれらを抽出したいと思います。

また、私はscala/chiselを初めて使用するので、私が使用している悪いテクニックに関するヒントをいただければ幸いです:)。

ロケットチップのソースコードを読んでいたら、rocc.scalaファイル内に使用rocket/src/main/scala/例がありました。コードの最初の部分で、何をしているのかわからない関数がありますか?AccumulatorExampleroccQueue()

ありがとう

BlackBoxaを任意の に配線しようとしてBundleいますが、幅の推定は fromBits 関数では機能しないようです。以下は正常にコンパイルされます。

しかし、引数を削除する(new testBundle).getWidthと、Chisel は出力ポートの幅を推測できず、エラーが発生します。testBox任意のバンドルに接続するにはどうすればよいですか?

Chisel テスト クラスで poke() 関数の出力形式を設定することはできますか?

unsigned long (64bits) intを「poke()」したいのですが、このコードを起動すると、Chisel がsigned long int のように出力します。

結果 ：

C のように文字 'U' を追加して unsigned を強制することはできません。

それはコンパイルされません。

チゼルで回路の制御ロジックを作成しようとしていたときに、使用していた switch ステートメントに関連する複数のエラーを受け取りました。問題を特定するために、公式のchisel チュートリアルの 9 ページと 10 ページにある switch ステートメントのサンプル コードを実行することにしました。

スカラコード:

しかし、UFix に関連するエラーが発生します。

チュートリアルでは、実際には大文字の I を使用して UFIx として記述されていましたが、両方の方法で試してみましたが、役に立ちませんでした。これは単なる古い型だと思ったので、UFix を UInt に置き換えましたが、他のすべては同じままにしました。次に、次のエラーが表示されます。

エラー メッセージに注意して、最初のステートメントを除くすべての "is" ステートメントの前にセミコロンを追加して、エラーを解決しようとしました。

結果のコードは、最終的に Verilog の生成に成功しました。次に、セミコロンを削除しようとしましたが、上記の行の前の switch ステートメントから閉じ中かっこを入れても機能しました。

私の懸念は、chisel チュートリアルで提示されているバージョンの switch ステートメントが他の人でも機能するかどうかです。機能する場合、switch ステートメントを非常に特殊な方法でフォーマットするように注意する必要がある理由を誰かが知っていますか?正しく動作するには？その場合、修正するにはどうすればよいですか？

チゼルチュートリアルで、走った後

Hello.v 、Hello-harness.v 、vpi_user.cc ファイルを取得しました

• Hello.v ファイルをテストするにはどうすればよいですか?
• vpi_user.cc の使用法は何ですか?