問題タブ [digital-logic]
For questions regarding programming in ECMAScript (JavaScript/JS) and its various dialects/implementations (excluding ActionScript). Note JavaScript is NOT the same as Java! Please include all relevant tags on your question; e.g., [node.js], [jquery], [json], [reactjs], [angular], [ember.js], [vue.js], [typescript], [svelte], etc.
vhdl - ムーアステートマシンの出力は何ですか?
ステート マシン図がありますが、出力がありません。出力を知るにはどうすればよいですか？
complexity-theory - n ビット配列乗算の時間計算量
2 つの n ビット数を乗算するための配列乗数を考えてみましょう。回路内の各ゲートに単位遅延がある場合、乗算器の合計遅延は ?
- Θ(1)
- Θ(ログ)
- Θ(n)
- Θ(n^2)
vhdl - デザインがispLEVERに合わない
こんにちは、ispLEVER を介して vhdl ファイルから .jed ファイルを作成しようとしています。ヒューズ マップを作成しようとすると問題が発生し、le という名前の 1 ビットのポートをピン 23 に割り当てることができません (GAL22V10-15LP には 24ピン）
これが私のvhdlコードです
入力ファイル: 'untitled.tt2' デバイス 'p22v10g' 注 4068: ピン 23 のレジスタ タイプ le が無効であるため、信号ファイルを (ピン 23 に) 割り当てることができません。
デザインが合わない
フィット完了。時間: 1 秒。
完了: 終了コード: 0001 で失敗しました
編集ファイルをすべての状態に追加しましたが、別のエラーが表示されますコードは次のとおりです
エラーは次のとおりです。 注 4059: 出力ファイル ピン 23 のタームが多すぎるため、信号ファイルを (ピン 23 に) 割り当てることができません。 注 4068: レジスタ タイプが 'le ' ピン 23 は無効です。
digital-logic - FullAdder - 減算 - オーバーフロー表示
全加算器の真のテーブルがあります。ここで、減算にも使用できるように加算器を完成させたいと思います（オーバーフローインジケーター付き）。(OF = XYS'+ X'Y's)
cout = xy + xc + yc s = x'y'c+ x'yc'+ xy'c'+ xyc
減算の真の表は次のようになると考えていました。
この表は正しいですか？
または私はこれを使用する必要があります
この真の表は関数 (of = overflow) で正しいですか? OF = XYS'+ X'Y's
How to make AU for this one ? 助けが必要
computer-architecture - Encoder とデジタル ロジックに関する私の課題
次の場合、数値Encoderの優先度が高くなります。bigger初期状態が の場合、0何回後clock pulse、Q after being 1状態を に変更しzeroます。
私の教授、(3) と言ってください、なぜですか?
memory-management - マイクロプログラムされた制御回路と 1 つの質問
私は質問に出くわしました：
マイクロプログラムされた制御回路を備えたデジタルシステムでは、合計で の異なる動作パターンが32 signalあり450ます。にマイクロ命令がmicro-programmed memory含まれている場合、を使用して、マイクロ プログラムされたメモリから何ビット削減されますか?1KNano memory
メモを読みましたが、それ(1)は本当ですが、どうやってこれを取得したのか理解できませんでした?
編集：マイクロ命令はマイクロメモリ（制御メモリ）に保存されます。マイクロプログラムでは、マイクロ命令のグループが数回発生する可能性があります。その結果、より多くのメモリ空間が必要になります。ナノメモリを利用することにより、マイクロプログラムでマイクロ操作のグループが数回発生する場合に、メモリを大幅に節約できます。ナノテクニックの参考文献をご覧ください：