問題タブ [icarus]

For questions regarding programming in ECMAScript (JavaScript/JS) and its various dialects/implementations (excluding ActionScript). Note JavaScript is NOT the same as Java! Please include all relevant tags on your question; e.g., [node.js], [jquery], [json], [reactjs], [angular], [ember.js], [vue.js], [typescript], [svelte], etc.

0 投票する
1 に答える
253 参照

verilog - Icarus Verilog: マルチビット配列解析エラー

Icarus Verilog での適切なマルチビット配列宣言は何ですか? このコードで解析エラーが発生します input [19:0] array [0:9];が、試してみるとinput [20*10-1] array;、解析エラーはありませんが、入力/出力にエラーがあります。

0 投票する
1 に答える
2531 参照

verilog - $rtoi() は定数システム関数ではありません

カウンターの定数のサイズを設定したい:

これは XST (ise) とベリレーターでうまく動作しますが、Icarus では次のエラーが発生します。

「整数」タイプを使用してこれを解決できます:

しかし、それはベリレーターで警告を出します:

これを行う良い方法があり、Icarus、veilator、および Xst と互換性があると思いますか?

0 投票する
1 に答える
116 参照

compiler-construction - icarus verilos コンパイラの構文エラー ファイル

誰がicarus verilogコンパイラの文法を持っているファイルか知っていますか? また、構文エラーの処理と印刷があるのはどれですか?

よろしくお願いします

0 投票する
2 に答える
1606 参照

vhdl - Icarus Verilog を使用して Verilog で VHDL コードを変換する方法は?

icarus を使用して VHDL コードを Verilog に変換する例がドキュメントにありません。Verilog を VHDL に変換する方法はこちらで見つかりました。このコードで VHDL 変換を行うようにコマンドを変更しようとしました。

しかし、構文エラーがあります。私の VHDL コードは間違っていますか? それとも、iverilog コマンドが間違っているのでしょうか?

0 投票する
1 に答える
1379 参照

sublimetext3 - Sublime Text 3 の Verilog ビルド システム

Sublime Text で Verilog 用の単純なビルド システムを実装しようとしていますが、ビルド時に次のエラーが発生します。

私のビルド システムは、Icarus Verilog Compiler を使用することになっています。コマンドは次のとおりです。

そのコマンドをシェルから実行しても問題はなく、意図したとおりに機能します。

私のVerilog.sublime-buildビルド システムは、次の JSON を使用します。

ここで私が間違っている可能性があることについて誰かが私に洞察を提供できれば、私はそれを大いに感謝します. 違いがある場合、私は OS X から実行しており、Sublime Text 3 を使用しています。

0 投票する
2 に答える
4398 参照

verilog - Verilog 4x16 Decoder が間違ったデータを出力する

Verilog とそのテストを使用して 4x16 デコーダーを実装しました。いずれの場合も、デコーダは 1 つのビットのみが高い 16 ビットの数字を出力する必要があります。プログラムを実行すると、必要なすべての出力を得ることができません。Decoder とテストのコード、およびコンソールでの出力は次のとおりです。

4x16 デコーダー:

テスト:

プログラムを実行すると、入力が 1101 であるテスト ケースに到達するまで、正しい出力が出力されます。その後、デコーダーは、表示するはずの間違った値を出力します。出力は次のとおりです。

0 投票する
2 に答える
682 参照

command-line - スキャンを使用した波形の表示

0 投票する
1 に答える
224 参照

crash - ダイナミック メモリ モジュールのコンパイル中に Icarus Verilog がクラッシュする

これは、StackOverflow に関する私の最初の投稿です。

私は Verilog の初心者ですが、Python、C、および C++ の経験は豊富です。Windows 10 で Icarus Verilog バージョン 10.1.1 を使用しており、動的メモリ アロケータを作成しようとしています。何らかの理由で、このコマンドを実行すると:

以下が出力されます。

私のコードの問題は何ですか? この問題についてバグ レポートを提出する必要がありますか?

dynmem.v:

dynmem_test.v:

更新: C:\iverilog\lib\verilog-10.1.1 は存在しません。実際、C:\iverilog で pform.cc を検索しましたが、結果は見つかりませんでした。変。