問題タブ [iverilog]
For questions regarding programming in ECMAScript (JavaScript/JS) and its various dialects/implementations (excluding ActionScript). Note JavaScript is NOT the same as Java! Please include all relevant tags on your question; e.g., [node.js], [jquery], [json], [reactjs], [angular], [ember.js], [vue.js], [typescript], [svelte], etc.
149 問題
0
投票する
1
に答える
72
参照
verilog - 「dont care」入力を返す単純な加算器 + テストベンチ
加算器モジュール用の単純なテスト ベンチがありますが、間違った入力が得られます。
を表示しますxxxxxxxx。
4 が表示されず、代わりに x が表示される理由を誰か説明できますか?
0
投票する
1
に答える
1680
参照
verilog - MIPS 命令が生成する制御信号を知る方法は?
Verilog でシミュレーションを作成しています。
MIPS命令がロードされたメモリモジュールがあります...
メモリモジュールは命令を「制御」モジュールの入力に出力します。このモジュールには次の信号があります。
RegDst,Jump,Branch,MemRead,MemtoReg,ALUOp,MemWrite,ALUSrc,RegWrite
信号値は、メモリ モジュールにロードされている、サポートされている命令のリストに対して生成されます。add、addi などの命令。
特定の命令に対して信号が true になるか false になるかを知るにはどうすればよいですか?