問題タブ [iverilog]

a+b、ab、a & b、または a | のいずれかを計算する Verilog モジュールを作成しています。b.

問題は、a+b と ab を計算することです。ただし、a & b と a | は計算できません。b 何も返さない。

モジュールは基本的に a+b、ab、a&b、および a|b を計算し、その計算値を z に割り当てます。

そして、a + bとabの計算に成功し、計算された値をzに入れます。

ただし、a&b および a|b の場合、z には何も割り当てられません。

どうすればこれを解決できますか?

お手数ですが、よろしくお願いいたします。

「clk」が「1」に変更されるたびに「d」の値を「z」に入れるようにコーディングしています。

例えば、

clkが「1」の場合は常に「d」の値を「z」に入れます。

以下は、乱数に対して20回繰り返すコードです。

そして、私が得る出力：

この出力の 6 行目は「2223298057」である必要がありますが、clk が「1」に設定されていても以前の「z」の値が残っています。

どうすればこれを修正できますか?

以下のソースコードの問題を修正しています。期待値と実際に得られる値を比較するオラクルを作成しています。私が計算しようとしている期待値は変数「e」です。私が得る実際の値は変数「z」です。

したがって、「e===z」の場合、変数「ok」は「1」である必要があります。しかし、「e===z」が真であっても、「ok」を「1」に設定しません。

ここにソースコードがあります。

そして、ここにサンプル出力があります

ご覧のとおり、それらのいくつかは同じ 'z' と 'expect' 値を持っていることがわかります。ただし、「ok」は常に「0」に設定されます。同じ場合でも、1 を設定するように動作するようにコーディングしました。

これは私が知らないことです。助けてください、ありがとう。

私は本当に混乱しています。

Verilog プログラミングを行い、VCS でコンパイルして実行しました。予想されるクロック サイクルで正しい値を示しています。

実行するとivl32で、わずかに異なる値が返されます。

私は完全に混乱しています。

問題が何であるかを教えてもらえますか？

正の clk エッジごとに 1 回メモリから読み取られる 1000 個の 10 進値を持つ入力信号の単一の最大値を見つけたいです。最大値を見つけるために次の大まかなコードを実行しましたが、正しい最大値が得られませんでした。 /number 入力信号のこれらの 1000 の値から 1 つの最大値を見つけることができるように、私を助けてください..`事前に感謝します

私は Verilog が初めてで、誰かが私を助けてくれれば本当に感謝しています。

別のファイル「task.v」にタスクが書かれています：

このタスクを呼び出すモジュールがあります:

これを実行すると、次のエラーが発生します。

モジュール定義 task_create はモジュール tb にネストできません

task.v でモジュールと endmodule を削除すると、次のエラーが発生します。

タスクはモジュール内に含まれている必要があります

どこが間違っていますか？どうもありがとう！

入力をインデックスとして使用して配列から要素にアクセスしようとしていますが、このエラーが発生し続けます:

cache.v:27: エラー: 配列 'tagc' インデックスは、このコンテキストでは定数でなければなりません。

これが私がそれをやろうとしている方法です:

tagc は 1024 の reg の配列です。index は 10 ビットの入力です。タグは 20 ビット入力です。

それを行う方法はありますか？