問題タブ [iverilog]
For questions regarding programming in ECMAScript (JavaScript/JS) and its various dialects/implementations (excluding ActionScript). Note JavaScript is NOT the same as Java! Please include all relevant tags on your question; e.g., [node.js], [jquery], [json], [reactjs], [angular], [ember.js], [vue.js], [typescript], [svelte], etc.
149 問題
0
投票する
2
に答える
5756
参照
verilog - 構造ベリログでのクロック生成のコード
Thomas Moorby の「The Verilog HDL」という本から、Verilog プログラミングを独学で学ぼうとしていました。演習の 1 つで、彼らは構造的な Verilog のみを使用してクロックを生成するように要求しました (もちろん $monitor 部分を除く)。
私は次のことを試しました：
問題は、iVerilog 0.9.7 では動作しますが、バージョン 10.0 以降では動作しないことです.clk の未定義の値を取得するだけです!
iVerilog のバグではないようです。それ以外の場合は、10.x リリースのいずれかで修正されている可能性があります。これを機能させる他の方法はありますか？また、現在のコード (もしあれば) の何が問題なのですか?