問題タブ [spartan]

私は2つのモジュールを持っています

1. counter: 出力は error_count というベクトルです。
2. lcd: コードを LCD に表示するモジュール。入力にはクロックと error_count が含まれます。

次のコード スニペットが最も関連性が高く、以下に添付されています。

1. 最上位モジュール:

   /li>

2. カウンターモジュール:

   /li>

3. 液晶モジュール:

   /li>

このコードの何が問題になっていますか? ディスプレイは、出力として 0 を表示するだけです。ベクトルを渡す方法に問題はありますか?

追加情報: このコードのテストにはザイリンクスの Spartan 3E スターター キットを使用しています。LCD コードは問題なく、ローカル カウンター (reg[31:0]) でテストしました。

スパルタン3でブロックRAMを使用して読み書きする方法は？

私はsim.pdfで、各書き込みには1クロックサイクルが必要であり、BRAMは同期しているため、各読み取りも行うというxilinixのマニュアルを読みました。有限状態マシンをRAMの書き込み操作と読み取り操作のそれぞれから解放することになっていますか？

Spartan6FPGA評価キットを使用するプロジェクトに取り組んでいます。

私が抱えている問題は、CFカードのディレクトリを変更しようとすると、ソフトウェアが作業スタックを構築できないことです。

ディレクトリは「a：\\ setup」であり、sysace_chdir（const char * path）関数に渡されています。問題をデバッグするために印刷コードを追加しようとすると、変更が登録されません。SDKには、MicroblazeProc_hw_platform、次にプロジェクト、次にsysace_chdir（）関数を含むstandalone_bsp_0プロジェクトがあります。すべてのプロジェクトをビルドすると、単純なprintステートメント（出力にxil_printf（）を使用）が出力に表示されません。

どんな助けでも素晴らしいでしょう。

PS-私はCOMポートを使用してSDKのFPGAに接続しており、他のprintステートメントはUARTなどの他のものの初期化中に出力を取得するため、これは端末への出力などに問題はありません。

私はVHDLとXILINXISEを初めて使用します。XilinxISEにはバージョン13.2を使用しています。

次の入力を使用して、非常に単純なカウンターを設計したいと思います。

• 方向
• カウント

カウント入力はボタンに割り当てられ、ボタンが押されたときに入力された方向に応じてカウンターがカウントアップまたはカウントダウンするようにします。この前にサンプルVHDLを作成しました。時計入力があり、時計入力に従ってカウントしていました。同期してカウントするのではなく、ボタンを押したときにカウントするようにします。

これが私のVHDLコードです（私のコードに論理的またはその他の欠陥があるかどうか教えてください）：

Spartan xc3s500eを使用し、それに応じて入力を配置しました。以下は私の.ucfファイルです：

エラーが発生したため、最後の行を変更する必要がありました。

このエラーがなくなった後、デバイスをプログラムしました。しかし、出力（LED）は狂ったように振る舞いました。彼らは時々数秒間静止し、時には非常に速く点滅しました。私は自分の間違いがどこにあるのか理解できませんでした。助けていただければ幸いです。いくつかの初心者向けチュートリアルは大歓迎です（私が見つけたリンクからザイリンクスのドキュメントにアクセスでき、初心者にとっては非常に複雑に見えました）。

Spartan 6 fpga に配置される VHDL のプロジェクトに取り組んでいます。コードは準備ができていますが、それを fpga に取り込む方法がわかりません。

別のプロジェクトにアクセスできましたが、このプロジェクトには Microblaze プロセッサ (.xmp) ファイルと、すべての「NET」インターフェイスを定義する UCF ファイルが含まれていることに気付きました。

最終的には、FPGA とアドオン ボード コネクタを使用してハードウェアと通信する予定ですが、すべてを FPGA に移動する必要があります。

いくつかのリソースとチュートリアル、特に microblaze プロセッサを私のプロジェクトに組み込む方法 (必要な場合) は素晴らしいでしょう。

ありがとう

更新: プロジェクトのシミュレーションを開始しましたが、エラーが発生しました。

214 行目: ステートメントは NOT (クロック エッジ) 条件で値を保持しないため、合成できません。

これは、私のプロジェクト ファイルの 1 つである ana if ステートメントで取得します。

コードを変更してみましたが、変更すると機能しなくなります。

エラーが正確に何を意味するのかわかりません。

私の問題は、vhdl コードを Spartan-3a で実行していて、そこから PC にデータを送受信する必要があるときに述べました。vhdl コードが必要なので、microplaze 構造に行きました。問題は理解できないことです。 SDK で fpga をプログラムするたびに vhdl が fpga から削除され、逆に ISE で vhdl が削除されるため、vhdl コードと microblaze が同時に共存するにはどうすればよいでしょうか。EDK で生成された microblaze hdl ファイルを使用するように言う人もいますが、プログラムされていない MicroBlaze を使用していませんか? そして、PC を介して vhdl コードと通信できるようにするためだけに、これらすべてを実行する必要がありますか (56Mbit/秒の速度が必要なため、R232 は使用できません)。

だからここに私が理解していないものがあります: 1-ハードウェア (edk から ISE への HDL) を介して microblaze を実装した場合、それはプログラムされていないプロセッサではありませんか?

2 人に教えてください。GPIO を介して microblaze と私の vhdl コードを相互に認識させることができます。再び GPIO を実装する方法と、それを microblaze と vhdl コードの両方に接続する方法、およびこの状況でハードウェアにある間に microblaze をプログラムする方法.

助けてください、ちょっと混乱しています。

私のスパルタン3a fpgaボードには50mhzのクロックがあり、ram ddr2でmicroblazeを実装しています.62mhzの周波数が必要でした.これは私のプログラムで編集されました. 50mhz のクロックは、より高い 62mhz のクロックを生成しますか!?

microblaze を含む fpga に UDP パケットを送信したいと考えています。しかし、私はIPアドレスについて問題があります。fpga の IP アドレスはどこで取得できますか。