問題タブ [uvm]
For questions regarding programming in ECMAScript (JavaScript/JS) and its various dialects/implementations (excluding ActionScript). Note JavaScript is NOT the same as Java! Please include all relevant tags on your question; e.g., [node.js], [jquery], [json], [reactjs], [angular], [ember.js], [vue.js], [typescript], [svelte], etc.
verilog - 「;」を必要としない SystemVerilog マクロ 行末に
SystemVerilogでは;、行末に「 」を追加する必要はありません。例えば：
なぜコンパイラはこれを処理できるのに、「 」のない通常の行を処理できないのだろうか;。
verilog - スコアボードとチェッカーの違い
RTL DUT 用のテストベンチの開発を開始しました。テストベンチのすべてのコンポーネントを使用して、DUT の機能を検証するためのセルフチェック メカニズムを実装したいと考えています。
したがって、スコアボード コンポーネントを開発する必要があります。しかし、ここでは、チェッカーコンポーネントの概念さえ理解しています。
スコアボードコンポーネントとチェッカーコンポーネントの違いは何ですか?
また、そのアプリケーションは？
スコアボード、チェッカー、またはその両方を使用する必要があるのはいつですか?
ありがとう。
verilog - UVM: start_item(seq_item) を呼び出す前に、sequence_item に値を設定しても問題は発生しますか?
start_item(seq_item) を呼び出す前に sequence_item に値を設定していますが、start_item(seq_item) を呼び出した後に値を設定するのとは異なりますか?
verilog - タスクから $dumpvars() を呼び出す
$dumpvars, $dumpon $dumpoffシーケンスの body() から呼び出す方法はありますか? モジュールタスクから可能です。$dumpon $dumpoff を制御して、ダンプが大きくなりすぎないようにする必要があります。代わりの方法は、シーケンスでビット top.dump_on をオンにして、テストベンチでこのビットを待機することです。
編集：
トップレベルのモジュールを追加しました:
しかし、2 番目のダンプを呼び出そうとすると、次のエラーが発生します。
何か案は ？どうも
command-line-arguments - UVM は不正なコマンド ライン引数にフラグを立てることができますか?
UVM コマンド ライン引数を使用して、UVM 階層の構成プロパティを設定しています。
不適切な構成オプションを渡すと、何らかのUVM_ERROR失敗の兆候が見られます。これを達成する最も簡単な方法は何ですか?
たとえば、次のような不適切なオプションを渡した場合:
sim が完了し、ログから、オプションが間違っていたことを示す兆候は見られません。
完全なコードはここで実行できます: http://www.edaplayground.com/s/4/673
system-verilog - system verilog - uvm - 順番に pkt を待つ
uvm の system-verilog で実行しています。シーケンスでリクエストを送信し、応答パケットを待ちたいです。どうすればできますか？
助けてくれてありがとう。
simulation - UVM モニターは、2 つのステートメントのシーケンスに基づいて異なる動作をします
UVM モニターで、以下の 2 つのステートメントが追加されたrun_phase場合、サンプリングされた値tr.pktは に従って正しいものになりますdata_in。ただし、ステートメントの順序が逆の場合、tr.pktsampled は正しくありません ( 'h0sampled )。前に見た人いますか？