問題タブ [asic]

次のデータがあります。

次に、次のように乗算します。

これには明らかに 25 回の乗算が含まれます。

ただし、私のシナリオでは、「ループ反復」ごとに 5 つの新しい値のみが A にシフトされます (5 つの古い値が A からシフトアウトされます)。データが完全に新しいものではなく、A を介して移行しているという事実を利用する手っ取り早い方法はありますか? 理想的には、乗算演算の数を最小限に抑えたいと考えています (おそらくより多くの加算/減算/累積を犠牲にして)。私は当初、シストリックアレイが役立つかもしれないと思っていましたが、そうではありません (私は思う!?)

更新 1: 注 B は長期間固定されていますが、再プログラムすることができます。

更新 2: A のシフトは次のようになります: a[24] <= a[19], a[23] <= a[18]... a[1] <= new01, a[0] <= new00. など、各クロックサイクルで

どうもありがとう！

「RTLシミュレーションはデルタサイクルシミュレーションよりも高速ですが、すべての状況で使用できるわけではありません」について詳しく教えてください。何のデルタサイクルシミュレーションかわかりません

私のコンパイラは私にこれらのエラーを与えています:

# エラー: COMP96_0305: SUBONE_MODULE_VHDL.vhd : (93, 23): これらの実際の関数 "TO_INTEGER" が見つかりません。

# エラー: COMP96_0138: SUBONE_MODULE_VHDL.vhd : (93, 23): 配列オブジェクトへの参照のインデックス タイプは、その範囲タイプと互換性がありません。**

Verilog でいくつかの乗算ユニットを合成していますが、乗算時にブース エンコーディングを使用して独自の CSA を実装した場合、または単に * 記号を使用して合成ツールに取り込ませた場合に、面積/消費電力の節約に関して一般的により良い結果が得られるかどうか疑問に思っていました。あなたのために問題の世話をしますか？

ありがとうございました！

特定用途向け集積回路 (ASIC) を使用して MD5 ハッシュをブルート フォースし、元の形式に戻すことはできますか? 複数の衝突が発生する可能性があることはわかっていますが、それはさておき、それは可能でしょうか? SHA-256 ハッシュを生成するために使用される ASIC である ASIC Miner Block Erupters をたまたま持っているので、このアイデアに興味がありますが、MD5 ではないのはなぜですか? 前もって感謝します。

XOR、NOR、および IV (インバーターまたは NOT) のみで構成されるシノプシス デザイン ビジョン用のカスタム ライブラリを作成します。私の計画は、結果のネットリストに最小数の NOR ゲートが含まれるように組み合わせロジックを合成することです。ライブラリをフローとして記述します。

ここでは、スペースを節約するためにタイミング コンデンサと入力コンデンサを取り外しています。NOR のエリアを 1000 に設定し、XOR と IV を 1 に設定したので、エリア最適化を使用して不要な NOR を XOR と IV に置き換えることができます。set_max_area 0そしてを使用して組み合わせロジックをコンパイルしますcompile_ultra -exact_map -no_design_rule -area_high_effort_script。

問題は、NOR エリアを 1 または 1000 に設定しても、同じ結果 (NOR の数) が得られることです。エリア最適化のトリックがうまくいかないようです。なぜなのかご存知ですか？NOR を最小限に抑えるにはどうすればよいですか?

ありがとう