問題タブ [synthesis]

基本的にFPGAを使用し、温度センサーから値を読み取るコードを試しています。

コードは以下のとおりです。

私が得る警告は

write_tempは、センサーのバイナリコマンドを保持する変数です。つまり、基本的に、これらのコマンドを「dq」双方向ポートを介してセンサーに送信します。現在、警告にはwrite_tempが常に0であることが示されています。これは、センサーが常に0であるため、センサーに操作を実行するように指示できないことを意味します。

誰かがこれを克服する方法にいくつかの光を当てることができますか？とても有難い。

私は簡単なクラスを持っています

次に、これらの声をベクトルに保存します

ベクトル内のすべてのオブジェクトの出力合計にアクセスするより効果的な方法を見つけたい

次のようになります。

(私のプログラムでは 34 になります)

各オブジェクトで同時に値を出力する必要があるため、(for) は機能しません...

クラス内に、1回の関数呼び出しで作成された各オブジェクトの出力合計を返すグローバル関数を持つ方法が必要です...

私はoopの初心者なので、解決策が明らかな場合はご容赦ください。そして、有益な方向に私を向けることができれば、事前に感謝します.

編集：

サンプリング レート (44100hz) で呼び出されるコールバックがあります。

各音声の出力を「同時に」合計する必要があるサウンド コードを形成する音声オブジェクト (単純なシンセ波形を出力する) のベクトルがあります。

次に、サンプリングレート周波数でサンプルごとに合計をサウンドカードにフィードします。

これが少し明確になることを願っています...

ええ、私は += を忘れていたので、テストしたところ、プログラムフォームがサウンドを出力しなくなりました.醜い方法でそれを行うと、動作します...

xcode 4.5では、@ synthesizeが自動生成され、変数の割り当てにアンダースコアプレフィックスのベストプラクティスが実装されていることを理解しています（別のスレッドで説明されています）。私はあなたの助けが大いに感謝される2つの関連する質問があります：

1. xcode 4.5に関するこれらの詳細を説明するドキュメントはありますか？すぐにどこにあるのかわかりません。これをどうやって見つけますか？

2. また、IBOutletをドラッグアンドドロップすると、通常の'viewDidUnload'実装がxcode4.4にあった場所でも生成されなくなったようです。それを自分で実装する必要がありますか、それとも不要になる何かが起こっているのでしょうか？

ありがとう！Mo

私はObjective Cに非常に慣れていません（今から2日です）。について読んだとき@synthesize、それは私の理解 (私が理解していると思っていた) と重なっているように見えました@property... それで、いくつかの詳細を頭の中で解決する必要があります ... それは私を悩ませています.

@propertyとの違いについて間違っている場合は、修正してください@synthesize。

でa を宣言する@propertyと、@interfaceユーザーはそのプロパティに対して標準の getter と setter を使用することを期待できることを世界に伝えることになります。さらに、XCode は一般的なゲッターとセッターを作成します。...しかし、 @property 宣言で どの程度発生しますか? （IEは「完全に」という意味ですか...あなたの目に見えない宣言や、あなたの@interface目に見えないコードのように@interface？

-または-

あなたの唯一@propertyの目に見えないコード宣言を処理しますが、あなたのセクションで目に見えないコードの実装を処理しますか? )@interface@synthesize@implementation

私は私のクラスの構造VHDLでROMを書いています。このデザインは6ビットアドレスを取り、6対64のバイナリデコーダーを介して実行します。各デコーダー出力は、トライステートインバーターで構成された単一の6ビットワードラインを有効または無効にします。ワードラインビット入力は、各ビットに対して「1」または「0」のいずれかです。最も重要なことは、すべてのワード行が同じ出力ベクトルに書き込むことです。

ザイリンクス9.2で構文を確認すると問題ありませんが、合成すると次のエラーが発生します。

プログラムを使用してデコーダーVHDLを記述したため、ポートマップが大きすぎてここに配置できません（必要に応じてペーストビンに配置します）。単語行は次のようになります。

使用する6つのトリバッファーは次のようになります。

最後に、ワードラインは次のように結び付けられます。

エラーから、VHDLがその行に複数のドライバーを配置することに満足していないことは明らかですが、64個のバッファーベクトルを作成し、それらをチェーンしてチェックを無効にする方法はありません。また、64層の深さのORツリーも実用的ではありません。これでVHDLを正常にするには、何をする必要がありますか？

更新：いくつかのことを明確にする必要があります。ザイリンクス9.2は無料で、私の大学は安いので、クラスの要件です。唯一の基本的なゲート（および、または、nand、tristateではない）は動作可能であり、他のすべては構造的である必要があります。そして、CでVHDLを生成したのはROMでした。それ以外の場合は、多くの入力が必要だったからです。

単一のエンベロープに続く任意の周波数の純粋な正弦波のシーケンスから作成された複雑な正弦波を生成する一般的な加算合成 C プログラムを作成しようとしています。入力ファイルはこの性質のものになります

私のプログラムで、すべての正弦波が指定された周波数で生成される最後のブレークポイントまでの WAV ファイルを生成し、リストの貢献度 % にスケーリングし、それらを加算して最終的なサウンドを作成するようにします。

私はいくつかのCプログラミングを試してみましたが、私はもともとCプログラミングではないので、これまでに行ったことは次のとおりです。

ただし、これを正しく行っているかどうかはよくわかりません。これを修正して続行する方法についてのアイデアはありますか?

QuartusBoardのLEDからヘビを書きたいと思っています。KITT-Ledsのようなものですが、プログラムを実行しようとするとエラーが発生します。

これは私にエラーを与えます：

エラー：ユーザー階層「counter：counter」を詳しく説明できません

何が起こっているのか本当にわかりません。

次のコードを実装しようとしています。

これはシミュレーションでは正常に機能しますが、合成では next_busy 信号に対してある種の競合があるようです。つまり、busy が 1 でない場合 (たとえば、前のサイクルでリセットがあった場合)、x が出力されます (入力条件が満たされた場合)。ただし、busy が既に 1 であった場合 (および入力条件が満たされている場合)、next_busy には正しく 1 が割り当てられます。だから、合成でも機能するように、私がやろうとしていることを行う適切な方法があるのではないかと思っていますか?

学習プロジェクトとしてアセンブリで簡単なシンセを作成しています。最新のシンセに見られるいくつかの高度な機能、つまり正弦波を使用した ADSR エンベロープとパルス幅変調を実装したいと考えています。現時点では、基本的にサンプルを手動で生成し、オーディオ出力にプッシュしています。オーディオ出力には、サンプル バッファーと、バッファーが空に近づくと生成される割り込みがあります。

私がこだわっているのは、「連続した」波形を生成する方法です。現時点では、波の 1 つのインスタンス (のこぎりであれパルスであれ) のサンプルを生成し、その 1 つの波を単純にループして連続出力を生成します。ご想像のとおり、これは PWM と ADSR エンベロープにうまく対応できません。したがって、パルス幅やピッチ（レガートなど）のモジュレーションなど、オンザフライで潜在的な調整を加えて、オンデマンドで波を生成する必要がありますが、それをメモリで効率的に表現する方法について困惑しています、バッファがいっぱいになったときに波形生成を「一時停止」し、割り込みが発生したときに「再開」する方法。

私は解決策を求めているのではなく、正しい方向へのナッジを考えています:-)

ありがとう！

コンストラクトdo <blah> while (0)はシステム Verilog で合成可能ですか?

この構文を使用して保護したい複雑なマクロがいくつかあるため、質問します。

例えば

または、私が使用できる同様の Verilog コンストラクトがあります。Verilog は、より多くのツールで使用されるため、優先されます。