問題タブ [fpga]

For questions regarding programming in ECMAScript (JavaScript/JS) and its various dialects/implementations (excluding ActionScript). Note JavaScript is NOT the same as Java! Please include all relevant tags on your question; e.g., [node.js], [jquery], [json], [reactjs], [angular], [ember.js], [vue.js], [typescript], [svelte], etc.

0 投票する
1 に答える
636 参照

python - FPGA から UDP パッケージを受信するための Python ソケット

FPGA から送信された UDP パッケージを Python で読み取ろうとしています。Wireshark でパッケージを確認しましたが、問題ないようです。ただし、この単純なスクリプトを使用すると、Python は何も受け取りません。

0 投票する
4 に答える
8669 参照

algorithm - アルゴリズム FPGA が CPU を支配

私の人生のほとんどの間、私は CPU をプログラミングしてきました。ほとんどのアルゴリズムでは、ビッグオーの実行時間は CPU / FPGA で同じままですが、定数はまったく異なります (たとえば、多くの CPU パワーがデータのシャッフルに浪費されますが、FPGA では多くの場合、計算が制限されます)。

これについてもっと知りたいです。次の問題を扱っている優れた本/参考書/チュートリアルを知っている人は誰でも:

FPGA が CPU を支配するタスク (純粋な速度の点で) FPGA が CPU を支配するタスク (ジュールあたりの作業の点で)

注: マークされたコミュニティ wiki

0 投票する
2 に答える
489 参照

jit - FPGAでJITを実行しますか?

多くのVMS、JVM / LLVM / ...にはJITがあります。コードが解釈されると、x86命令がその場で作成され、実行されます。

FPGASにこれに似たものがある場合はどうなりますか?FPGAが実行されているときに、それを再構成する場所はありますか?[もしそうなら、プロジェクト/紙のリンクを提供してください。そうでない場合、これを防ぐテクノロジーのボトルネックは何ですか?]

ありがとう!

0 投票する
2 に答える
1230 参照

fpga - FPGAの配置と配線

FPGAをプログラミングするために、独自の配置配線ルーチンを作成することは可能ですか?[要点は、私の方が良いということではありません。重要なのは、私がそうする自由があるかどうかです]-それとも、配置とルーティングのステージが文書化されていないビットファイルに出力され、本質的にプロプライエタリツールを使用するように強制されますか?

ありがとう!

0 投票する
7 に答える
1833 参照

c - FPGA デザインの構成管理

FPGA デザイン、特にエンベデッド (microblaze) ソフトウェア用に VHDL および C でプログラムされたザイリンクス FPGA に最適なコンフィギュレーション管理ツールはどれですか?

0 投票する
3 に答える
1654 参照

vhdl - VHDL の信号と変数 (順序) - 問題

信号があり、この信号はビットベクトル (Z) です。ビットベクトルの長さは入力 n に依存し、固定されていません。長さを見つけるために、いくつかの計算を行う必要があります。変数を定義した後にシグナルを定義できますか? それを行うとエラーが発生します。変数の前に信号を保持する場合 (以下に表示されているもの) は正常に動作しています..しかし、私はそれを望んでいません.. Z の長さは変数の計算に依存します。解決策は何ですか?

0 投票する
5 に答える
13351 参照

vhdl - VHDLコードを使用してFPGAからの出力として純粋な正弦波を生成する

FPGAの出力はデジタルであることがわかっていますが、vhdlコードを使用して純粋なアナログ正弦波を生成できますか。また、正弦波の周波数を指定できますか。

0 投票する
1 に答える
2987 参照

wpf - WPFを使用した超高速ビットマップレンダリング、最良の解決策?

ハードウェア デバイス (FPGA) から約 20 フレーム/秒 (500x500 ピクセル) を取得しており、できるだけ速くレンダリングしたいと考えています。基本的に 50 ミリ秒ごとにフレーム バッファを取得します。レンダリングが遅すぎる場合は、フレームをスキップしています。

私の問題は、C++/CLI ドライバーから WPF ベースのアプリケーションにレンダリングすることです。WPF アプリケーションで DirectX ウィンドウをホストできることはわかっています。最速の解決策は何ですか?

0 投票する
1 に答える
730 参照

hardware - FPGA ボードからコードをインポート (Spartan 3E)

プログラム済みの FPGA ボード (この場合は Spartan 3E ボード) からコードをインポートする方法はありますか。つまり、Verilog コードは既にアップロードされているため、コピーを紛失したため、コンピューターでコードを受け取る方法が必要です。ザイリンクス ISE でコードをアップロードしましたが、その逆が可能かどうかわかりません。

私は入力に本当に感謝しています。

0 投票する
3 に答える
1699 参照

embedded - 組み込みシステムで ELF 実行可能ファイルを 2 つのファイルに分割する

Virtex4 FPGA で Xilinx Microblaze CPU コアを使用しています。現在のコードに新しいコード部分を追加したいのですが、コードが書き込み先のフラッシュのサイズを超えてしまいます。そのため、追加したコードを別のフラッシュに焼き付けたいと考えています。

コードはブートローダーによって RAM にコピーされ、RAM にジャンプして通常の実行が開始されます。既に使用されているフラッシュからコピーされたコードに隣接して (RAM 内で)、同じ方法で 2 番目のフラッシュから新しいコードをコピーするつもりです。

このためには、焼き付けられたフラッシュごとに 1 つずつ、2 つの個別の elf 実行可能ファイルが必要であり、それらを正確に分離して、各ファイルにどのルーチンが存在するかを定義します。ファイル間のルーチン呼び出しを有効にする必要があります。

私の質問: 各ファイル内のルーチンの正確な仕様を使用して、これらの個別の elf ファイルを作成するにはどうすればよいですか? 1 つの実行可能ファイルを 2 つの別個のファイルに分割する方法はありますか? または、組み込みシステムで単一のリンクの出力として個別の実行可能ファイル/ライブラリ ファイルを生成するための別のソリューションはありますか?

ありがとう、イシャイ