問題タブ [fpga]

For questions regarding programming in ECMAScript (JavaScript/JS) and its various dialects/implementations (excluding ActionScript). Note JavaScript is NOT the same as Java! Please include all relevant tags on your question; e.g., [node.js], [jquery], [json], [reactjs], [angular], [ember.js], [vue.js], [typescript], [svelte], etc.

0 投票する
6 に答える
19494 参照

fpga - オープンソースのフィールド プログラマブル ゲート アレイ (FPGA) 開発ツール

FPGAプログラミングを学びたいです。プロプライエタリ ツールに関するあらゆる種類の恐ろしい話を聞いてきました。完全にオープンソースのツール チェーンを利用できるものはありますか?

そうでない場合、どのようにこれを学ぶべきですか?私のバックグラウンド: Scheme、C++、アセンブリ、およびMIPSアーキテクチャに精通しています。

0 投票する
8 に答える
26249 参照

neural-network - FPGA のニューラル ネットワーク シミュレータ?

FPGA プログラミングを学ぶために、FPGA で単純なニューラル ネットワークをコーディングする予定です (超並列であるため、FPGA 実装が CPU 実装よりも高速になる可能性がある数少ないものの 1 つです)。

私はCプログラミングに精通していますが(10年以上)。FPGA開発についてはよくわかりません。何をすべきか、何を学ぶべきか、何を購入すべきかのガイド付きリストを提供できますか?

ありがとう!

0 投票する
0 に答える
2280 参照

c - FPGA xilinx での OpenGL ES の使用

ザイリンクスで OpenGl ES を使用して 3D アプリケーションを開発できるかどうかを知りたいです。

ありがとう!

0 投票する
2 に答える
964 参照

fpga - FPGAとASIC設計の比較

基本的な質問があります。一部のメディアアプリケーション用にFPGAイメージを作成しました。次に、パフォーマンスと領域の観点から、同じアルゴリズムのASIC実装の結果と比較したいと思います。リンゴとオレンジを比較しているので、そのような比較は意味がないと聞いています。しかし、ゲート等価メトリックについて聞いたことがありますが、比較のためにこれを使用することはできませんか?

ありがとう

0 投票する
7 に答える
1357 参照

verilog - verilog modelsim fpga

Newbishの質問でごめんなさい。

FPGAプログラミングについて学ぼうとしています。

FPGAボードに1,000ドルを費やす前に:

Verilogを学びたいだけの場合、Modelsimで完全に実行できますか?(実際のチップにのみ現れるタイミングの問題があることを認識していますが、構文/コーディングのスタイルを学習するために/ ...)_

ありがとう!

0 投票する
2 に答える
1951 参照

verilog - Verilog コードがシミュレートされるが、FPGA で予測どおりに実行されない

コードの動作シミュレーションを行ったところ、完全に動作しました。結果は予想通り。コードを合成して Spartan 3e FPGA にアップロードし、chipscope を使用して解析しようとすると、結果が期待したものに近くありません。私は間違って何をしましたか? http://pastebin.com/XWMekL7r

0 投票する
1 に答える
377 参照

project-management - ハードウェアの大幅な変更を伴う組み込みプロジェクトの開発プロセス

私はアジャイル開発プロセスについて良い考えを持っていますが、ハードウェアの大幅な変更を伴う組み込みプロジェクトにそれをマップする方法はありません。

現在行っていることを以下に説明します (アドホックな方法で、まだ定義されたプロセスはありません)。変更は 3 つのカテゴリに分類され、それぞれに異なるプロセスが使用されます。

  1. ハードウェアの完全な変更

    例 : 別のビデオ コーデック IP を使用する

    a) 新しい IP を検討する

    b) RTL/FPGA シミュレーション

    c) レガシー インターフェイスを実装する - b) に進む

    d) ハードウェア (テープアウト) の準備が整うまで待ちます

    f) 実際のハードウェアでのテスト

  2. ハードウェアの改善

    例 : 基礎となるアルゴリズムを改善することにより、画像の表示品質を向上させます

    a) RTL/FPGA シミュレーション

    b) ハードウェアまで待ち、ハードウェアでテストする

  3. 少しの変化

    例 : ハードウェア レジスタ マッピングのみを変更する

    a) ハードウェアまで待ち、ハードウェアでテストする

心配なのは、ハードウェアの変更に対するソフトウェアの成熟度について、私たちがあまりコントロールも自信も持っていないように見えることです。立ち上げスケジュールは常に非常にタイトであり、顧客は新しいバージョンのハードウェアに更新する際にシームレスな変更を望んでいるため、この信頼はプロジェクトの成功にとって重要です。

この種のハードウェアの変更をどのように管理しましたか? ハードウェア アブストラクション レイヤー (HAL) で解決しましたか? HAL レイヤーの自動テストはありましたか? HAL は成熟した製品では機能しますが、急速に変化する消費者向け製品ではうまく機能しない可能性があります。ハードウェア プラットフォームの準備が整っていないときに、どのようにテストしましたか? この種の変更について十分に文書化されたプロセスはありますか?

0 投票する
6 に答える
3756 参照

verilog - Verilog または VHDL デザインのすべての警告を削除する必要がありますか? なぜですか、そうでないのですか?

(通常の)ソフトウェアでは、gccオプション -Wall を使用してすべての警告を表示する会社で働いていました。次に、それらに対処する必要があります。Verilog または VHDL での重要な FPGA/ASIC デザインでは、多くの場合、多くの警告が表示されます。それらすべてについて心配する必要がありますか?提案する具体的なテクニックはありますか?私のフローは主に FPGA (特にアルテラとザイリンクス) 向けですが、ビルド後にデザインを変更できないため、同じルールが ASIC デザインにも適用されると思います。

2010 年 4 月 29 日更新: 当初は合成と P&R (配置配線) の警告について考えていましたが、シミュレーションの警告も有効です。

0 投票する
3 に答える
409 参照

filter - FPGAフィルタープロジェクト

フィルタを含むFPGAプロジェクトについて何か良いアイデアはありますか?何か面白いことをしたい…なにかわからない。よろしくお願いします。

0 投票する
8 に答える
633 参照

cpu - マイクロ プログラマブル FPGA + マシンを探している

FPGA + マシンを探しています。

エントリー レベルの価格 (例: 200 ドル以下) である必要があります。

編集: ASM チャートを作成し、チャートで指定したように動作するように FPGA をプログラムしたい