問題タブ [intel-fpga]

NIOS II プロセッサを搭載した DE2 ボードで PS2 割り込みを生成しようとしています。次のアセンブリ コードは非常に単純な割り込みサービス ルーチンですが、実行されることはありません。コードを確認して確認しましたが、問題がわかりません。PS2インターフェースへのリンクが添付されています。

アドバイスをいただければ幸いです。

よろしく。

NIOS II PS2 ドキュメント

仕様通りにプロジェクトを作ろうとして いますが、バージョン12ではダイアログが完全に変わったようです。

Nios 2IDEv12で同様のダイアログが表示されることはほとんどありません。

これは私が検索するものです：

これは私が得たものであり、仕様のようなダイアログには何もつながりません。

バージョン12でシステムライブラリのプロパティを見つけるにはどうすればよいですか？

私は VHDL の初心者で、Altera Cyclone II でかなり基本的なことを行う方法を理解しようとしています。FPGA には 4 つのプッシュ ボタンがあります。そのうちの 2 つは、選択したレジスタ (0 ～ F) を増減するようにプログラムする必要があります。そのレジスタ。これが私がこれまでに持っているものです：

押しボタンのプログラミング方法に関する基本的なサンプル コードを提供してもらえますか?

4 つのプッシュ ボタンを入力として使用し、3 つの 7 セグメント LED ディスプレイを出力として使用したいと考えています。2 つのプッシュ ボタンで、16 の RAM ロケーションを上下に移動する必要があります。他の 2 つは、現在表示されているメモリ位置の内容をインクリメントおよびデクリメントする必要があります。ボタンを押して、ModelSim テスト ベンチを使用してデザインをシミュレートしようとしています。これが私のコードの関連部分であると私が信じているものです：

問題は、テスト ベンチで「キー」(ボタン) を初期化しても、ModelSim がオブジェクトを「UUUU」としてリストすることです。別のファイルにある私のテストベンチのコードは次のとおりです。

誰が何が悪いのか知っていますか？

Quartus WebEdition 12 を新しくインストールしましたが、デバイス ドライバをインストールしようとしています。

/opt/alteraアルテラがインストールされているフォルダーです。

/opt/altera/quartus/drivers/wdrvr/linux64教授のアドバイスに従って、ドライバーをインストールしようとしているところからです。

configureコマンドはうまく実行されます。カーネルが新しすぎてサポートさmakeれていないと言って失敗します。私は、fedora の 3.6.11 カーネルを使用しています。

問題のヘルプはありますか?

nios からの入力値をパラメーターとして verilog モジュールに送信できる方法を探しています。

また

入力から Verilog パラメータを割り当てるその他の方法。

私の分析では、アセンブリは中断されたスレッドのスタックポインタを配列に保存します。あれは正しいですか？私がこれを見ていると思うコードは次のとおりです。

最初の命令ldw（ロードワード）はスタックポインタをr4レジスタに保存し、次にr4がスレッドスイッチのパラメータになると思います。

私はこれを正しく理解したようですか？タイマーは、中断されたスレッドに関する情報を保存するスレッドを中断します。これは上記のコードが行うことであり、スレッドに関して保存される情報はそのスタックポインターですか？

完全なasm：

C

よし、altera DE2 FPGA ボードで使用するキーボード コントローラーを実装しようとしていますが、いくつか問題があります。このコードを quartus シミュレーターで実行しましたが、すべてが実行されるべきだと思うことを実行しているようです。ただし、FPGA にプログラムしようとすると、何も機能しません。私は ps/2 クロックをシミュレートしている方法にターゲットを絞っていますが、システム クロックは実際に実行されているようには見えません。

システム クロックを 50 MHz、20 ns 周期でシミュレートし、ps2clock を 90 ns 周期でシミュレートしました。ps2data をシミュレーション全体でランダムな値に設定すると、正しいビットが 8 ビット スキャン コードにロードされます。問題は、ボードにプログラムされると、ステート マシンが決してアイドル状態を離れないことです。ステート マシンは、データ ビットが 0 のときに ps2 クロックの立ち下がりエッジでアイドル状態を終了する必要がありますが、これは決して起こらないようです。ps2data および ps2clock ピンを正しい入力に接続していますが、問題を特定できないようです。

これをテストする最上位のエンティティは追加しませんでしたが、単純に出力 keyCode を取得して、7seg ディスプレイの 1 つに送信します。これに対する答えはps2clockに関係しているように感じますが、正確にはわかりません。

FPGA とボード開発は初めてです。今学期、私は Quartus II、VHDL、および FPGA を紹介されました。EP2C35F672C6N FGPA を搭載したDE2 ボードにいくつかの基本設計をアップロードしました。ただし、ボードの電源を入れるたびに、構成を再ダウンロードする必要があります。EP2C35F672C6 に似た、どのような種類のアルテラ FPGA が、新しい構成がボードにアップロードされるまで一度設定された構成を保持するのか、誰かが説明できるかどうか疑問に思っていました。

また、アルテラから EP2C35F672C6 FPGA チップを購入しました。ただし、DE2 ボードの FPGA が製錬されているように見えるため、現在のボードを使用してプログラムする方法がわかりません。スタンドアロン FPGA を構成するために使用できる特別なボードはありますか? ありがとうございました。