問題タブ [intel-fpga]
For questions regarding programming in ECMAScript (JavaScript/JS) and its various dialects/implementations (excluding ActionScript). Note JavaScript is NOT the same as Java! Please include all relevant tags on your question; e.g., [node.js], [jquery], [json], [reactjs], [angular], [ember.js], [vue.js], [typescript], [svelte], etc.
c - このアルゴリズムを開発するにはどうすればよいですか?
pollkey()
ミリ秒ごとに呼び出す必要があり、毎秒tick(&timeloc)
呼び出す必要があり、スレッド ライブラリがありません。明らかな方法はスレッドで行うことですが、両方の更新を実行する方法についてアドバイスが必要なようです。私が試しているコードは
しかし、上記が 100% 正しいとは思いません。プログラム全体は、
遅延用のサブルーチンを作成しましたが、これは変更しないと思います:
ティックファイルは
そして、1秒の遅延があるティックファイルにあります。結果を達成するためのより正しい方法を考えられますか?
c - C でのポーリングと Nios 2 のアセンブリ
pollkey 関数を 1 ミリ秒に 1 回呼び出し、時間変数 (timeloc) を 1 秒に 1 回インクリメントしたいと考えています。遅延サブルーチンに a を追加すればうまくいくと思いますが、call pollkey
なぜうまくいかないのですか?
上記はCで実行しました
毎秒ポーリングする場合、ポーリングは機能しますが、ミリ秒ごとにポーリングしたいのですが、それができると思う唯一の方法は、dely サブルーチンから pollkey を呼び出すことですが、それを行っても何も起こらないようです。手伝って頂けますか?前にどうしたらいいのか聞いてみたところ、アセンブリを変更すればいいのかと思っていたところ、Cでしか答えがありませんでした。
アップデート
br
の代わりに使用した方がはるかに良い結果が得られているcall
ので、違いを確認する必要があります。これは私が使用しているもので、よりうまく機能します:
唯一の問題は、時計が速すぎることです。
アップデート
モジュロ1000を数秒間破るカウンターを導入することで解決したと思います:
linux - チェーンをロックできません (ポート権限が不十分です)
私は Linux が初めてで、AlteraQuartus 2 WEB Edition と NIOS2 EDS をインストールして、Nios2 プロセッサで再生しようとしています。
ただし、Quartus をインストールした後、jtagconfig を実行しようとすると.
/altera/nios2eds/nios2_command_shell.sh を実行した後でも、以下のようなものが表示されません。
1.)[Nios2 EDS] $ 2.) チェーンをロックできません (不十分なポート権限)
助けてください、
c - Nios 2 で整数を出力するには?
割り込みを処理するコードを作成し、「役立つ」こと (次の素数の計算) を行い、割り込みを処理する関数を追加しました。割り込みは機能していますが、while ループ内から計算された素数を出力していませんが、素数を出力しようとしない場合は時間を出力しています。
a)文字用で、intを出力したいので、使用できないと思いますputchar
。b)putcharは割り込みを使用するため、他の方法で行う必要があります。
私が試したときもprintf("%d",next)
うまくいきませんでした、なぜですか?メインループから次の素数を出力するにはどうすればよいですか?
プログラムは
vhdl - vhdl の 4 ビット加算器
私は vhdl 言語にかなり慣れていないので、ご容赦ください。1 ビット加算器の vhdl コードを作成しましたが、4 ビット加算器の書き込みに問題があります。これは私がこれまでに得たものです。誰かが何を調べるべきかの正しい方向に私を向けることができれば、それは素晴らしいことです!
VHDL コード:
vhdl - テストベンチの複数のアーキテクチャ
申し訳ありませんが、私はこのウェブサイトを初めて使用しますが、ほぼ 2 日間続けて回答を探しています。
私は vhdl を初めて使用し、課題で単純な 16 ビット ALU を作成するように求められました。この ALU には、ビヘイビア デザインと RTL デザインの 2 つのアーキテクチャが必要です。私に関する限り、その完全なコードがあります。
私が理解できないのは、modelsim で両方のアーキテクチャのシミュレーションを実行できるようにするテスト ベンチを作成する方法です。問題なくコンパイルできる両方のファイル (テストベンチと ALU) がありますが、シミュレーションで「初期化されていない inout ポートにドライバーがありません」というエラーが表示されます。
この問題に対してどのコードを表示すればよいかわからないため、TB の最初の部分だけを示します。
私は基本的にこれを時間通りに終わらせることに必死です。
ありがとう。
vhdl - std_logic_vector INPUT を IEEE Float 型に変換します
私のエンティティのstd_logic_vector INPUTをIEEE Float型に変換して、私のプロセスでいくつかの操作を行うにはどうすればよいですか? 私のエンティティは、A/D コンバーターの IEEE Float を受け取る必要があります。