問題タブ [intel-fpga]

numeric_std から std_logic_vector への変換に関する質問があります。オンラインで見た移動平均フィルター コードを使用し、ADC 値をフィルター処理して値を安定させています。

フィルター パッケージのコードは次のとおりです。

最上位ファイルで、MAF_filter プロシージャを呼び出します。

adc_dat は次のように定義されます。

MAF_Filter の出力を std_logic_vector (23 から 0) に変換したいと考えています。フィルタ出力 'y' を 'std_logic_vector' に変換する方法を教えてください。

どうもありがとう！

ここ数日、Altera Quartus 13 (Ubuntu 11.10 で使用) の「Run Functional Simulation」(波形部分) オプションは正常に機能していましたが、昨日から突然機能しなくなりました。オプションをクリックすると、小さな灰色の長方形が開いて消えます。つまり、シミュレーションは機能しません。誰もこの問題を解決する方法を知っていますか?

よろしく、イナシオ。

カウンターを使用して遅延を生成したいのですが、実際にはここではカウンターを使用して各1ビット転送後に遅延を生成するため、SPI（シリアル）LCDが接続されているfpgaピンで外部からよりよく理解できます。したがって、1ビットをシフトしてから次のビットに遅延を与えるシフトレジスタを作成しました（Bit-Delay-bit-delay ..）。

これが私のカウンターのコードです：

友達ですが、内部でカウンターを有効/開始する方法がわからないという問題がありalways blockます。つまり、常に内部で遅延を生成したい行でカウンターを開始/有効にする方法がわからないということです。

これは、特定の行で遅延を生成したいトップモジュールのコードです--->>

エラーのポイントに集中するために友人が編集していることに注意する必要があります....そのため、どこかで構文のエラーを見つけた場合は無視してください。 enb=1'b1 を指定してブロック .......

私は開発キット (Altera Cyclon V、Cortex A9) を持っていて、その上で簡単なアプリを実行しようとしています。ARM Linux 用のコードをクロス コンパイルするために cygwin を使用しています (Linux 用の soureforge ツールチェーンを使用)。

手順 :

1. cygwin 内でビルド: arm-linux-gcc dd.c -s -mcpu=cortex-a9 -s -o ddb
2. ddb をターゲットにコピーし、chmod a+x
3. 実行すると、「./ddb: No such file or directory」が表示されます。おそらくlib\tools間の不一致ですが、私はLinuxが初めてです（ QNX から来ています）。

ターゲットは実行中です:

私のアプリのファイルデータ:

target で実行されるサンプル hello_world のファイル データ:

異なる DLL が使用されていることがわかります ( 2.6.31 対 2.6.33 )。

どうすればこれを解決できますか?

QuartusII での FPGA デザインと、いくらかの予備容量を持つ継続的インテグレーション サーバーがあります。

ここで、入力信号が専用コンポーネントによって生成され、出力信号が期待される動作に対してチェックされる、FPGA デザイン用のテストスイートを構築したいと考えています。

ログ ファイルに警告を収集できるように、バッチ ファイルから非対話的にシミュレーションを実行する方法はありますか?