問題タブ [xilinx]

XST FF/Latch トリミングを無効にする方法を教えてもらえますか? この特定の例では、トリミングが発生する理由はわかっていますが (詳細には触れたくありません)、非常に大きな std_logic_vector (128 ビットの 2 つのベクトル) で発生しています。

そうは言っても、私は多くの警告を受け取り、他に何か問題があるかどうかを確認できません (私が気にすることです)。そこで、警告を非表示にするか、FF/ラッチ トリミングを無効にしたいと考えています。それは可能ですか？

ありがとう ！

次の構成で Verilog で RAM ブロックを構築しようとしています。

• ポート A: 128 ビット幅、clk_a を使用すると、RAM ブロックは 128 ビット幅 x 128 ラインの深さと見なされます。
• ポート B: clk_b を使用した 32 ビット幅、RAM ブロックを 32 ビット幅 x 512 ラインの深さとして認識

READ-WRITE シリアライゼーションとミューテックスについて心配する必要はありません。その上のレイヤーで処理します。

基本的に、128 ビット× 128 行を生成するコードは次のようになります。

さて、32 ビット× 512 の深さのように見せたい場合、このメモリをリファクタリングして異なるようにするにはどうすればよいでしょうか (C でのリキャストのようなものです)。32 ビット ワード イネーブルでこれを実行できる可能性があることは理解していますが、これを達成するためのよりクリーンな方法があるかどうかを確認しようとしています。

どう考えているか教えてください ？

RRS

訂正: ザイリンクスの BRAM について言及しています (BRAM は深さ 512 にはなりません)。ただし、これは基本的に、グルー ロジックが複数の BRAM をチェーンするメモリ ブロックです。ご指摘ありがとうございます!!

私は影検出のプロジェクトをやっています。ザイリンクス XPS ツールを使用して組み込みシステムを作成します。システムが作成されたら、生成されたロジック ゲートの数とそれらがどのように構成されているかを確認できます。XPS ツールでこの情報を取得するオプションはありますか?

経験がほとんどない VHDL でソーベル フィルターを作成しようとしています。このエンティティは、sobel アルゴリズムが入力データで機能するかどうかをテスト ベンチで試すためだけに作成されています。

助言がありますか？

すべての回答は非常に高く評価されています。完全な VHDL の初心者を役立つものに導くことができれば、大歓迎です。

プログラムメモリの内容がBRAMに保持されるプロセッサベースの設計をシミュレートしています。VHDL（推論BRAM）を使用してプログラムメモリを実現しています。デザインをポータブルに保ちたいので、CoreGenを避けようとしています。最終的に、このデザインはFPGAに移行します。

VHDLジェネリックを使用してBRAMのメモリコンテンツを初期化する方法があるかどうかを調べていますか？CoregenがCOEファイルを使用してBRAMを初期化することを理解していますが、これを行うためのVHDLコードベースの方法はありますか？

別の提案も教えてください。

xilinix 10.1で有限状態マシン識別子を実装しようとしています。前の質問でこれらのエラーを確認しましたが、回答に質問が含まれていませんでした。回答を検索しているのではなく、FFd1部分の意味を検索しています。

次のエラーが発生します

これは私のコードです

誰でも教えてもらえますか

• current_state_FFd1とは何ですか？それとcurrent_State_1の違いは何ですか？
• このエラーを解決するにはどうすればよいですか？

前もって感謝します

最初に、この単純な加算エンティティがあります。

そしてテストベンチ:

レポート出力を取得します：

結果信号を初期化しないと、未定義になります。問題は、最終的に結果が得られないことです。

iSimとザイリンクスを使用しています。

また、誰かが VHDL に関する簡潔で効果的な資料への適切なリンクを持っている場合は、遠慮なく投稿してください。

タイトルで問題を説明するのは難しいので、読んでください。

ソーベルフィルターを実装するプロジェクトがあります。最初は、sobelの計算で、画像が正常に機能しませんでした

しかし、同じ計算が異なる方法で表現されています

それは完璧に機能しました。それでも、フィルターだけのシミュレーションはまったく同じです。ベクトルの前にゼロを埋める方法と関係がありますか？

私は2つのモジュールを持っています

1. counter: 出力は error_count というベクトルです。
2. lcd: コードを LCD に表示するモジュール。入力にはクロックと error_count が含まれます。

次のコード スニペットが最も関連性が高く、以下に添付されています。

1. 最上位モジュール:

   /li>

2. カウンターモジュール:

   /li>

3. 液晶モジュール:

   /li>

このコードの何が問題になっていますか? ディスプレイは、出力として 0 を表示するだけです。ベクトルを渡す方法に問題はありますか?

追加情報: このコードのテストにはザイリンクスの Spartan 3E スターター キットを使用しています。LCD コードは問題なく、ローカル カウンター (reg[31:0]) でテストしました。