問題タブ [xilinx]

分割コアの開発には coregen を使用しました。デザインでその仕切りを使用しようとした手順は次のとおりです (完全に正しいかどうかはわかりません): 1) ラッパー (core_name.v)、.ngc ファイル、および .veo ファイルをメイン デザイン フォルダーにコピーします。 veo テンプレートを使用したメインの Verilog モジュール: core_name u1(.a(a_p), .b(b_p), .c(c_p), .d(d_p); メインの Verilog モジュールで除算関数が必要な場合はいつでも 3) ` 「core_name.v」を含める

構文チェックを行うと、次のようになります: "core_name.v" line 1 expected 'endmodule', found 'module'

ISE デザインでコアをインスタンス化して合成するために必要な手順を教えてください。

ありがとうございました。

コードの動作シミュレーションを行ったところ、完全に動作しました。結果は予想通り。コードを合成して Spartan 3e FPGA にアップロードし、chipscope を使用して解析しようとすると、結果が期待したものに近くありません。私は間違って何をしましたか? http://pastebin.com/XWMekL7r

ねえ、私はザイリンクスの経験がほとんどありません。間もなく予定されているデジタルロジックコースのグループプロジェクトがあります。そこでは、ザイリンクスのシミュレーションを担当することになっていたパートナーが私を救済することにしました。だからここで私は最後の最後にそれを理解しようとしています。

いくつかのJKフリップフロップを使用して同期カウンターを設計しました。FJKCのCLK入力を定義する必要があります。

正しい回路図面を作成しましたが、クロック入力を定義する方法がわかりません。

助けていただければ幸いです。そうです、これは宿題です。基本的なザイリンクスのドキュメント/チュートリアルをオンラインで見つけることができず、正直なところ、IDE全体を学ぶ時間がありません。

VHDLを使用しています

FPGA デザイン、特にエンベデッド (microblaze) ソフトウェア用に VHDL および C でプログラムされたザイリンクス FPGA に最適なコンフィギュレーション管理ツールはどれですか?

Linux を使用して VHDL をプログラムし、シミュレートするのに適した環境を知っている人はいますか (Xilinx か Altera は関係ありません)。

私は C (およびおそらくいくつかの C++) に組み込まれていることを学び始めており、オフィスの誰かが、彼らが棚に置いている無料のザイリンクス チップを喜んで寄付すると言いました。特に Arduino のチュートリアルとサンプル プロジェクトが豊富であることは、Arduino の方針に沿って考えていました。

• ザイリンクスのチップと arduino の比較を誰か確認できますか? 業界内では、彼らは何らかの形でより「現実世界」であると知られていますか? か否か？

• 少なくとも初心者の間は避けるべき特定のザイリンクス チップ (おそらく古いモデル) はありますか?

• チュートリアルがないため、Arduino よりも学習曲線が比較的急勾配になっていますか?

Arduino ではなく xilinx と聞いて、あなたが思い浮かべるものを何でも聞いてみたいと思います。この特定のチップは言うまでもなく、私はチップについてほとんど知らないので、情報に基づいた比較を行うことは非常に困難です.

外部ADCコンバーター（オーディオジャックから光学的に取得された電圧バランス入力のみ）を使用せずに、通常のFPGA（ザイリンクスSpartan 3など）を介して、高忠実度（128K 44kH）の「サウンド入力」をどのくらい作成できますか？

ここで、VHDLコードを使用してFPGAからの出力として純粋な正弦波を生成すると、FPGA自体がそのようなジョブを実行しない可能性があることが指摘されています。

ただし、提案されたテストプロジェクトには、この解像度の4つの入力/4つの出力がまだあります...

pre-DAC / pre-ADC出力を実装するために必要なゲートの可能性/量はどれくらいですか？

独自のデザインで ICAP コントローラーのザイリンクス ハードウェア モジュールを使用したいと考えています。このモジュールは、次のライブラリを使用します。

ディレクトリとサブディレクトリを探していました

しかし、hwicap のパッケージ宣言が見つかりませんでした。ザイリンクスがこの情報を「非表示」にするアイデアは誰にでもあります。

どうもありがとう

VHDL モジュールを作成しようとしていますが、if ステートメントに問題があります。おそらくそれはばかげた間違いですが、私は VHDL に非常に慣れていないため、問題を理解できませんでした。これが私のコードです：

そして、if ステートメントの最初の行から次の答えが得られます。

私は何を間違っていますか？

JTAGピンを介してXSVFプレーヤーを使用してザイリンクスSpartan3をプログラムするCPUを備えた組み込みプロジェクトがあります。これらのJTAGピンを介して、有効なコンフィギュレーションがFPGAにロードされていることを確認する方法を探しています。
プログラムされていないケースは、更新の途中でシステムを再起動し、次回の起動時にデバイスがプログラムされていない場合に発生します。アルテラチップ用のJAMPlayersには、有効なイメージがロードされたことを確認するコマンドがあることを知っています。XSVFファイル/プレーヤーを使用して同様のものを探しています。