問題タブ [vhdl]

VHDLの「or_reduce」関数の機能は何ですか？

VHDL プロジェクトを操作するのに適した IDE はありますか? それとも、ほとんどの専門家は emacs/vim/notepad++ を使用していますか?

VHDL で 16 ビット CPU を実装することを考えています。シンプルなCPU。ADD、MULS、NEG、BitShift、JUMP、相対ジャンプ、BREQ、相対 BREQ、これらの線に沿った何かはわかりません> おそらくすべて 16 ビット オペランドでのみ動作します。それを削減して、単一のオペランドとアキュムレータのみを使用することさえあります。一部のステータス レジスタ、キャリー、ゼロ、ネガ (アキュムレータを使用しない場合)、

私は論理ゲートからすべての部品を設計する方法を知っており、それらを最初の原理から構築する予定です。したがって、私の ALU では、ADDer、おそらくキャリー ルック アヘッド、グループ加算器、この加算器を「構築」する必要があります。いくつかのパーツで構成されており、それ自体がいくつかのパーツで構成されています。

とにかく、私の問題はCPUの設計でもVHDLでもありません（多かれ少なかれ言語を知っています）。それは私が物事を整理しておく方法です。パッケージの使用方法、プロセスとポート マップの名前の付け方 (ポートマップまたはプロセスに名前を付ける利点を見たことがありません)

FPGA デザイン、特にエンベデッド (microblaze) ソフトウェア用に VHDL および C でプログラムされたザイリンクス FPGA に最適なコンフィギュレーション管理ツールはどれですか?

信号があり、この信号はビットベクトル (Z) です。ビットベクトルの長さは入力 n に依存し、固定されていません。長さを見つけるために、いくつかの計算を行う必要があります。変数を定義した後にシグナルを定義できますか? それを行うとエラーが発生します。変数の前に信号を保持する場合 (以下に表示されているもの) は正常に動作しています..しかし、私はそれを望んでいません.. Z の長さは変数の計算に依存します。解決策は何ですか？

Linux を使用して VHDL をプログラムし、シミュレートするのに適した環境を知っている人はいますか (Xilinx か Altera は関係ありません)。

VHDL または Verilog を使用したハードウェア設計は、最近ではプログラミングに似ています。しかし、SO メンバーは VHDL/Verilog プログラミングについてあまり積極的に話していないように見えます。

Verilog/VHDL/SystemVerilog または SystemC を使用したハードウェア設計を扱うフォーラムはありますか?

FPGAの出力はデジタルであることがわかっていますが、vhdlコードを使用して純粋なアナログ正弦波を生成できますか。また、正弦波の周波数を指定できますか。

私はいくつかのVHDLコードを勉強しているだけで、定数の初期化のために次のように言っています:

このような定義は今まで見たことがありません。これが10進数の通常の数値にどのように変換されるか知っている人はいますか?

ありがとう！

プログラム済みの FPGA ボード (この場合は Spartan 3E ボード) からコードをインポートする方法はありますか。つまり、Verilog コードは既にアップロードされているため、コピーを紛失したため、コンピューターでコードを受け取る方法が必要です。ザイリンクス ISE でコードをアップロードしましたが、その逆が可能かどうかわかりません。

私は入力に本当に感謝しています。