問題タブ [vhdl]
For questions regarding programming in ECMAScript (JavaScript/JS) and its various dialects/implementations (excluding ActionScript). Note JavaScript is NOT the same as Java! Please include all relevant tags on your question; e.g., [node.js], [jquery], [json], [reactjs], [angular], [ember.js], [vue.js], [typescript], [svelte], etc.
vhdl - VHDL での配列のハードウェア表現
VHDL を使用して、それぞれに 16 ビットを格納するいくつかのレジスタが必要です。VHDLには配列が組み込まれていることがわかりました。それを使用してiyの各要素に16ビットを格納したいので、VHDLがこの配列を実際のレジスタにマップするかどうかを知りたいですか?
case - VHDL の case ステートメント
VHDL でプログラミングする場合、case ステートメントで変数を使用できますか? この変数は、いずれかのケースによって変更されます
すなわち
これでよろしいですか？
c - 既存のプロジェクトの作業を開始する
したがって、これはより一般的な質問です。私は自分自身がますます大きなプロジェクトに置かれていることに気づき続けているようです。最近、私はCとVHDLで書かれた非常に大きなプロジェクトに割り当てられました。目標は、私がコードに精通し、最終的にプロジェクトを主導することです。これは、私が始めなかった、私が取り組むように割り当てられたプロジェクトの中で群を抜いて最大のものです。
だからここに私の質問があります：すべてがどのように機能するかを学ぶためにどのような方法/ツールを使用しますか？
コメントを増やして拡大するだけですか？
プロジェクトのUML表現を作成しますか？
どんなヒントも素晴らしいでしょう！ありがとう
verilog - Verilog または VHDL デザインのすべての警告を削除する必要がありますか? なぜですか、そうでないのですか？
（通常の）ソフトウェアでは、gccオプション -Wall を使用してすべての警告を表示する会社で働いていました。次に、それらに対処する必要があります。Verilog または VHDL での重要な FPGA/ASIC デザインでは、多くの場合、多くの警告が表示されます。それらすべてについて心配する必要がありますか？提案する具体的なテクニックはありますか？私のフローは主に FPGA (特にアルテラとザイリンクス) 向けですが、ビルド後にデザインを変更できないため、同じルールが ASIC デザインにも適用されると思います。
2010 年 4 月 29 日更新: 当初は合成と P&R (配置配線) の警告について考えていましたが、シミュレーションの警告も有効です。
vhdl - ザイリンクスでクロック入力を定義する方法
ねえ、私はザイリンクスの経験がほとんどありません。間もなく予定されているデジタルロジックコースのグループプロジェクトがあります。そこでは、ザイリンクスのシミュレーションを担当することになっていたパートナーが私を救済することにしました。だからここで私は最後の最後にそれを理解しようとしています。
いくつかのJKフリップフロップを使用して同期カウンターを設計しました。FJKCのCLK入力を定義する必要があります。
正しい回路図面を作成しましたが、クロック入力を定義する方法がわかりません。
助けていただければ幸いです。そうです、これは宿題です。基本的なザイリンクスのドキュメント/チュートリアルをオンラインで見つけることができず、正直なところ、IDE全体を学ぶ時間がありません。
VHDLを使用しています
algorithm - モジュロ演算を実装するより良い方法 (アルゴリズムの質問)
最近、モジュラー指数関数を実装しようとしています。私は VHDL でコードを書いていますが、よりアルゴリズム的な性質のアドバイスを探しています。剰余累乗器の主要コンポーネントはモジュラー乗算器で、これも自分で実装する必要があります。乗算アルゴリズムに問題はありませんでした。加算とシフトだけであり、すべての変数が何を意味するのかをうまく理解して、かなり妥当な時間で乗算できるようにしました。
私が抱えている問題は、乗算器でモジュラス演算を実装することです。繰り返し減算を実行するとうまくいくことはわかっていますが、遅くなります。モジュラスをシフトして、モジュラスの大きな倍数を効果的に減算できることがわかりましたが、これを行うためのより良い方法がまだあると思います。私が使用しているアルゴリズムは次のように機能します (奇妙な疑似コードが続きます)。
それで...これは良いアルゴリズムですか、それとも少なくとも始めるのに良い場所ですか? ウィキペディアではモジュロ演算を実装するためのアルゴリズムについてはあまり議論されていません。他の場所を検索しようとすると、非常に興味深いが信じられないほど複雑な (そして多くの場合無関係な) 研究論文や出版物を見つけることができます。私が見ていないこれを実装する明白な方法がある場合は、フィードバックをいただければ幸いです。
binary - Binary 符号付き数字の 2 による除算 (冗長な Binary 表現)
Binary Signed digit (冗長バイナリ表現) で 2 による除算を行うにはどうすればよいですか? シフトが効かないよね？
vhdl - VHDL、「downto」で算術と変数を使用していますか?
VHDL に関する簡単な質問です。ラップトップが故障しているため、現時点ではザイリンクスにアクセスできないため、これをテストすることはできません。
「downto」ステートメントで変数と算術演算を使用できるかどうか疑問に思っていました。たとえば、次のようになります。
ありがとう。
binary - 冗長バイナリ表現RBRでの比較
冗長バイナリ表現 RBRの形式で 2 つの数値を比較するにはどうすればよいですか? 何か案が ？
vhdl - vhdlに浮動小数点ライブラリを含める
pex_pkg.vhdがあり、このライブラリを使用して浮動小数点加算器を作成したいのですが、アルテラmax + plusIIで「PEX_lib」を開くことができないというエラーが表示されます。このライブラリをmax+plusに含める方法は？