問題タブ [verilog]

For questions regarding programming in ECMAScript (JavaScript/JS) and its various dialects/implementations (excluding ActionScript). Note JavaScript is NOT the same as Java! Please include all relevant tags on your question; e.g., [node.js], [jquery], [json], [reactjs], [angular], [ember.js], [vue.js], [typescript], [svelte], etc.

0 投票する
7 に答える
8094 参照

microcontroller - Verilog を学ぶためのリソース

私はVerilogが初めてです。学習リソース、本、ビデオ、ブログ、または個人的に良い経験があり、より速く学習するのに役立ったものを誰かが提案できますか?

参考になれば、私はいくつかの高水準言語でのプログラミングの経験がありますが、C でのプログラミングの経験はありません。

ありがとう

0 投票する
2 に答える
107974 参照

concatenation - What do curly braces mean in Verilog?

I am having a hard time understanding the following syntax in Verilog:

I know the assign statement will wire something up to the result bus using wires and combinational logic, but what's up with the curly braces and 16{a[15]}?

0 投票する
1 に答える
1258 参照

verilog - Verilog のワイヤ式

次のワイヤ設定がある場合、ワイヤの割り当てはすべて有効ですか?

私はすべてが有効であると推測しています....

0 投票する
1 に答える
2525 参照

verilog - verilogのデバッグ

以下のコードの何が問題なのかわかりません。誰かが私にデバッグを手伝ってもらえますか?

0 投票する
1 に答える
1099 参照

verilog - 3 つの入力を追加する Verilog コードの回路図

次の Verilog コードの回路図はどのようになりますか?

これは連結されていることを{c, s}意味しますが、これは回路図ではどのように見えますか? そして x + y + z は 3 つの入力の単なる足し算ですよね? そして、そこから1本のワイヤーが出ていますか?

0 投票する
2 に答える
2393 参照

variable-assignment - ネストされたモジュールのセットの奥深くにワイヤを割り当てる

私は約4レベルの深さのワイヤーを持っており、それを階層の上位に伝播する必要があるという煩わしさを本当に望んでいません。ある種の参照を使用してワイヤを割り当てる方法はありますか?次のように入力して、ワイヤーにアクセスできることを知っています。

しかし

動作しません

誰かがそれを行う方法を知っていますか?

0 投票する
2 に答える
2138 参照

verilog - Verilogデザインでクロックグリッチを生成する

Verilogを使用してチップを設計しています。私は3ビットのカウンターを持っています。カウンターが8番目のループにあるときに、クロックグリッチが発生し、その後は正常に動作するようにしたいと思います。Verilogデザインでクロックグリッチを生成するための可能な方法は何でしょうか?

0 投票する
1 に答える
1709 参照

c - Verilog VPI を介して 256 ビット ワイヤを C 関数に渡す

Verilog に 256 ビットの値があります。

VPI を使用して外部 C を呼び出すシステム タスク $foo を定義したいので、次のように $foo を呼び出すことができます。

関数 'foo' の C 定義では、引数を整数 (PLI_INT32) として単純に読み取ることはできません。しかし、引数を文字列として読み取ることができます。これはバイト配列と同じです。ここに私が書いたものがあります:

ご覧のとおり、このコードは引数を文字列として読み取り、文字列内の各文字 (別名バイト) を出力します。これはほぼ完璧に機能します。ただし、バイト00は常に として読み取られ20ます。たとえば、次のように Verilog reg を割り当てるとします。

を使用して呼び出すと$foo(val)、C 関数はシミュレーション時にこれを出力します。

これをさまざまな値でテストしたところ、 のどこに何回出現しても、バイト00は常に にマップされることがわかりました。20val

また、値を として読み取り、vpiHexStrVal文字列を出力すると、うまく見えることに注意してください。

だから、2つの質問:

  1. Verilog から 256 ビット値を読み込むより良い方法はありますか?
  2. で何が起こっているの20ですか?これはバグですか?何か不足していますか?

注: シミュレーションには Aldec を使用しています。

0 投票する
7 に答える
1357 参照

verilog - verilog modelsim fpga

Newbishの質問でごめんなさい。

FPGAプログラミングについて学ぼうとしています。

FPGAボードに1,000ドルを費やす前に:

Verilogを学びたいだけの場合、Modelsimで完全に実行できますか?(実際のチップにのみ現れるタイミングの問題があることを認識していますが、構文/コーディングのスタイルを学習するために/ ...)_

ありがとう!

0 投票する
3 に答える
2776 参照

parameters - Verilogパラメータ名の表示

キーワードを使用parameterして状態を定義しています。つまり、RESET=5'b00000です。バイナリ表現の代わりに状態名を印刷したり$display、シミュレーションウェーブビューアに状態名を表示したりする場合、どうすればよいですか?(ご想像のとおり)文字列として出力しようとしても機能しないので、これができるかどうか疑問に思います。