問題タブ [verilog]

For questions regarding programming in ECMAScript (JavaScript/JS) and its various dialects/implementations (excluding ActionScript). Note JavaScript is NOT the same as Java! Please include all relevant tags on your question; e.g., [node.js], [jquery], [json], [reactjs], [angular], [ember.js], [vue.js], [typescript], [svelte], etc.

0 投票する
1 に答える
2390 参照

mips - MIPS の Verilog ソース コード

パイプラインのない単純な MIPS Verilog コードについて教えてもらえますか... FPGA での実装ですか?

よろしく

0 投票する
0 に答える
265 参照

verilog - VerilogでのDWT(FPGA実装)

重複の可能性:
Verilog の DWT (FPGA 実装)

イメージの DWT 用の Verilog コードを記述して fpga にダンプする方法を教えてください。

0 投票する
2 に答える
3097 参照

verilog - VerilogでのDWT(FPGA実装)

画像の DWT 用の Verilog コードを記述して fpga にダウンロードする方法を教えてください。

実際、私のプロジェクトは、医用画像の離散ウェーブレット変換を実行するための Verilog コードを作成することです。誰かがロジックを組み立てることができますか、またはコードがあれば、私に送ってください。

ザイリンクスの virtex 2 pro を使用しています。

0 投票する
1 に答える
14287 参照

verilog - $readmem は Verilog で合成可能ですか?

FPGA にマイクロコントローラーを実装しようとしていますが、そのプログラム用に ROM を提供する必要があります。$readmemb を使用すると、ROM に正しく合成されますか? そうでない場合、これを行う標準的な方法は何ですか?

0 投票する
1 に答える
3204 参照

image - PC から FPGA への画像の読み取りとその逆

PC から FPGA キット (ALTERA DE2-70) に小さいイメージ (tif 形式) を読み取って処理し、それを PC に書き戻す必要があります。Verilog でそれを行う方法がわかりません。

Cでできますか?その場合、C/HDL コードを組み合わせて連携するにはどうすればよいですか?

ありがとうございました!

0 投票する
3 に答える
3170 参照

verilog - オープンソースの完全なシステムVerilog文法はありますか?

オープンソースであるシステムVerilogの文法はありますか?単純なVerilog文法ではなく、SystemVerilogを探しています。

0 投票する
2 に答える
4106 参照

audio - VerilogからVHDLへのデルタシグマDAC

以下のコードは、ザイリンクスのアプリケーションノートからVerilogにデルタシグマDACを実装しており、同等のVHDLコードを記述したいと思います。私はVerilogについて何も知りませんし、VHDLの初心者なので、多くの推測とおそらく初心者のエラーを行う必要がありました(以下のコード)。翻訳が正しいかわかりませんが、誰か助けてもらえますか?

オリジナルのVerilog

VHDLでの私の試み:

0 投票する
6 に答える
35203 参照

verilog - Verilogでブロッキングと非ブロッキングの割り当てを解釈する方法は?

ハードウェア図の描画に関して、ブロッキング割り当てと非ブロッキング割り当てがどのように解釈されるかについて少し混乱しています。非ブロッキング代入がレジスターを与えると推測する必要がありますか?次に、このステートメントによればc <= a+b 、cはレジスター権利ですが、aとbではありませんか?

0 投票する
4 に答える
12050 参照

verilog - Verilog リンティング ツール?

Verilog 用の良いリンティング ツールは何ですか? LUT、PLL などの特定のベンダー固有のプリミティブを処理または無視するように構成できるものが望ましいです。

私は最近、verilator-3.810 を試しましたが、すぐに使用できるようにするには、プリミティブについて少し助けが必要です。

では、Verilog のそれほど厳密ではない構文を処理するために、どの (リンティング) ツールを使用していますか?

0 投票する
4 に答える
9271 参照

verilog - Verilog 配列構文

私は Verilog を初めて使用し、多くの問題を抱えています。たとえば、それぞれが 8 ビット幅の 8 つのセルを含む配列が必要です。以下は機能しません。

やるだけtransitionTable[0] = 10;でもいいし、transitionTable[0] = 8'h10;何かアイデアはありませんか?

(それが明白で関連性がない場合: 有限状態マシンを作成し、状態遷移を配列で指定したいと考えています。これは、大規模なケース スイッチよりも簡単に思えるためです。)