問題タブ [xilinx-ise]
For questions regarding programming in ECMAScript (JavaScript/JS) and its various dialects/implementations (excluding ActionScript). Note JavaScript is NOT the same as Java! Please include all relevant tags on your question; e.g., [node.js], [jquery], [json], [reactjs], [angular], [ember.js], [vue.js], [typescript], [svelte], etc.
vhdl - この信号割り当ての何が問題になっていますか?
ザイリンクス 9.1i でコンパイルすると、次のように表示されます。
- 「91 行目。Tens の型は tensOut の型と互換性がありません。」
- 「92 行目。Ones の型は、onesOut の型と互換性がありません。」
しかし、どちらも std_logic_vector (7 から 0 まで) です。
コードは次のとおりです。
xilinx - ザイリンクス ISE 9.2i セットアップ エラー
ザイリンクス 9.2i をセットアップしようとするたびに、インストールが 99% で停止し、Windows からプログラムが停止したというメッセージが表示されます。
vhdl - VHDL - 最上位モジュールの未接続コンポーネント
プロジェクトに取り組んでいますが、最上位モジュールのコンポーネントを接続できません。私は自分が間違っていることを見ることができません。どんな提案でも大歓迎です。
コンポーネントが RTL 回路図に表示されないだけでなく、いくつかの警告が表示されます。
これが最上位モジュールの実装です。
一番上のモジュールでインスタンス化している 2 つのエンティティは次のとおりです。
さらにいくつかの警告が表示されます。
私はこれに膨大な時間を費やしました (これはより大きなプロジェクトの一部であり、トラブルシューティングを容易にするために少しずつ行って再起動しようとしています)、今では無知です。:(
お時間をいただきありがとうございます。
vhdl - テスト ベンチの波形がザイリンクスから削除されました....VHDL ガイダンスが必要です
メジャーアップデート。気にしない。旧バージョンのザイリンクス ISE スイートがトレント形式で見つかりました。古いバージョンにはテストベンチ波形があります。私は、プロセスをより簡単にする特定のアプリケーションを廃止する彼らのビジネスモデルが本当に嫌いです.
私の問題は、特定の条件下で波形を表示しようとしている単純な機械回路図回路を使用していることです。ただし、テストベンチ波形を持たない最新のザイリンクス ISE を使用しています (Windows 8.1 で古いバージョンをダウンロードできないようです)。
私は正しい VHDL を学ぶのに苦労しています。これは私が持っている生成された VHDL です。
これらは、私がテストベンチを使用する予定だった条件でした...しかし、同等の VHDL が必要です。
HDL Bencher ウィンドウを開きます。[Initialize Timing] ウィンドウで、[Single Clock] オプションを選択します。[Clock High Time] と [Clock Low Time] を 50 ns に、[Input Setup Time] と [Output Valid Delay] を 10 ns に、[Initial Length of the Test Bench] を 2500 ns に設定します。値を確認したら、[完了] をクリックします。
さまざまな VHDL 言語のサイトを見つけましたが、はっきりとはわかりません。詳細が必要な場合は、それを提供しようとします。
parameters - エラーの取得: localparam shift1 は上書きできませんが、verilog でパラメーターとして宣言しました
Verilog で書かれた次の LFSR があります。
次のようにインスタンス化しようとします。
ISE14.7 と Modelsim 10.2 でコンパイルに失敗します。
問題の原因と解決方法を教えてください。