問題タブ [vlsi]
For questions regarding programming in ECMAScript (JavaScript/JS) and its various dialects/implementations (excluding ActionScript). Note JavaScript is NOT the same as Java! Please include all relevant tags on your question; e.g., [node.js], [jquery], [json], [reactjs], [angular], [ember.js], [vue.js], [typescript], [svelte], etc.
tcl - 固定配置制約なしでポートの近くにセルを配置する DC コンパイラの制約
DC コンパイラ Synopsys について質問があります。合成中にセルをポートの近くに配置するという制約はありますか。固定配置を使用したくありません。一部のセルはポートの近くに配置することが非常に重要であると考えていますが、固定セルまたは固定座標の制約を使用したくありません...
verilog - Verilog モジュールの加算器出力の間違った値
Verilog で加算器のゲート レベルのコードを書きました。加算器の出力を以下に示します。ご覧のとおり、sum と cout は常に z です。どうしてか分かりません。不足しているものを確認できますか? 御時間ありがとうございます。
出力：
a = x、b = x、cin = x、summ = z、cout = z at time = 0
a = 0、b = 0、cin = 0、summ = z、cout = z at time = 10
a = 0、b = 1、cin = 0、summ = z、cout = z at time = 20
a = 1、b = 0、cin = 0、summ = z、cout = z at time = 30
a = 1、b = 1、cin = 0、summ = z、cout = z at time = 40
a = 0、b = 0、cin = 1、summ = z、cout = z at time = 50
a = 0、b = 1、cin = 1、summ = z、cout = z at time = 60
a = 1、b = 0、cin = 1、summ = z、cout = z at time = 70
a = 1、b = 1、cin = 1、summ = z、cout = z at time = 80
.
.
.
verilog - 発振する 1 (1000、0100、0010、0001、0010、0100) を持つカウンターの回路はどうなりますか?
カスタムカウンターの基本的な理解があります。(8,4,2,1,2,4) カウンターを実装する方法、つまり FSM を使用する方法は知っていますが、回路がどのように実装されるかわかりません。
system-verilog - システム Verilog アサーション (SVA) に情報を表示するために、シーケンス ブロック内で $display ステートメントを使用するにはどうすればよいですか?
シーケンスブロックが実行されている間、いくつかの情報を表示したい。
例えば：
このコードを試しましたが、次のエラーが発生しました。
タスク $display は、機能が期待される場所で呼び出されます。タスク呼び出しを修正して再コンパイルしてください。
どうすればこれを克服できますか？
verilog - 次のロジックでラッチが推論されないのはなぜですか?
次のコードがラッチを推測しないのはなぜですか?
d と rst の両方が "0" の場合、ツールは "e" に何を割り当てるかをどのように認識しますか?
verilog - SystemVerilog 優先度修飾子の使用
SV優先キーワードについて読んでいます。Sutherland によって書かれた論文の 1 つに次の例を見つけました。
{priority} が使用されていない場合にシミュレーション合成の不一致が発生する理由はよくわかりません。{priority} を使用せず、{IRQ} が常に 1 つのホットであると仮定しましょう。その場合、DC がプライオリティ エンコーダ ロジックを最適化しても、sim と合成は常に一致するはずです。そうではありませんか？IRQ はいつでも 4 つの値のいずれかを取ることができます。
何が欠けているのかわかりません。